• 한국정보과학회논문지:시스템및이론
• /
• 제34권9호
• /
• pp.445-458
• /
• 2007

본 논문에서는 대용량 메모리 데이타 처리를 위한 범용 하드웨어 기반의 원격 메모리 시스템을 제안한다. 느린 디스크와 상대적으로 대단히 빠른 접근 속도를 보장하는 메모리 사이에 존재하게 되는 새로운 메모리 계층을 구현하기 위해, 본 논문에서는 다수의 일반적인 범용 데스크탑 PC들과 원격 직접메모리 접근 (이하 RDMA) 기능이 가능한 고속 네트워크를 최대한 활용하였다. 제안된 새로운 계층의 메모리는 합리적인 응답시간과 용량을 제공함으로서 비교적 적은 양의 성능 부담으로서 대용량의 메모리 상주 데이타베이스를 구동할 수 있게 되었다. 제안된 원격 메모리 시스템은 원격 메모리 페이지들을 관리하게 되는 원격 메모리 시스템과, 원격 메모리 페이지의 교체를 관리하게 되는 원격 메모리 페이저로 구성되어 있다. 범용으로 쓰이는 MySQL과 같은 데이타베이스를 이용한 TPC-C 실험 결과로 볼 때 제안된 원격 메모리 시스템은 일반적인 대용량 메모리 데이타 처리 시스템에서 요구하는 다양한 요구조건을 만족시킬 수 있을 것이라 생각된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.111-124
• /
• 2002

The ferroelectric RAM (FeRAM) has a great advantage for a system on a chip (SOC) and mobile product memory, since FeRAM not only supports non-volatility but also delivers a fast memory access similar to that of DRAM and SRAM. This work develops at three levels: 1) low voltage operation with boost voltage control of bitline and plateline, 2) reducing bitline capacitance with multiple divided sub cell array, and 3) increasing chip performance with write operation sharing both active and precharge time period. The key techniques are implemented on the proposed hierarchy bitline scheme with proposed hybrid-bitline and high voltage boost control. The test chip and simulation results show the performance of sub-1.5 voltage operation with single step pumping voltage and self-boost control in a cell array block of 1024 ($64{\;}{\times}{\;}16$) rows and 64 columns.

• 전자공학회논문지
• /
• 제51권4호
• /
• pp.33-41
• /
• 2014

본 논문에서는 모바일 시스템 환경에서 멀티포트 메모리 컨트롤러의 특성을 고려한 직접 메모리 접근 컨트롤러를 사용하여 고속 데이터 전송을 효과적으로 수행하는 메모리 액세스 방법을 보인다. 제안된 직접 메모리 접근 컨트롤러는 여러 개의 직접 메모리 접근 채널을 제어 할 수 있는 통합 채널 관리 기능을 제공하며, 그 채널들은 물리적으로 분리되어 서로 독립적으로 동작한다. 제안된 직접 메모리 접근 방법을 통한 데이터 전송을 이용함으로써 읽기 동작에 대하여 72%, 쓰기 동작에 대하여 69%의 데이터 전송 성능 향상을 얻었다. 특히, 4 채널 접근 모드에 대해서 제안된 방법이 기존 직접 메모리 접근 방법에 비하여 63% 적은 전체 전송 사이클을 가짐으로써 전송 성능 향상에 기여할 수 있음을 보인다.

• 대한임베디드공학회논문지
• /
• 제12권3호
• /
• pp.121-130
• /
• 2017

NAND flash memory has advantages of non-volatility, little power consumption and fast access time. However, it suffers from inability that does not provide to update-in-place and the erase cycle is limited. Moreover, the unit of read/write operation is a page and the unit of erase operation is a block. Therefore, erase operation is slower than other operations. The AGC, the proposed garbage collection policy focuses on not only garbage collection time reduction for real-time guarantee but also wear-leveling for a flash memory lifetime. In order to achieve above goals, we define three garbage collection operating modes: Fast Mode, Smart Mode, and Wear-leveling Mode. The proposed policy decides the garbage collection mode depending on system CPU usage rate. Fast Mode selects the dirtiest block as victim block to minimize the erase operation time. However, Smart Mode selects the victim block by reflecting the invalid page number and block erase count to minimizing the erase operation time and deviation of block erase count. Wear-leveling Mode operates similar to Smart Mode and it makes groups and relocates the pages which has the similar update time. We implemented the proposed policy and measured the performance compare with the existing policies. Simulation results show that the proposed policy performs better than Cost-benefit policy with the 55% reduction in the operation time. Also, it performs better than Greedy policy with the 87% reduction in the deviation of erase count. Most of all, the proposed policy works adaptively according to the CPU usage rate, and guarantees the real-time performance of the system.

• 전자공학회논문지CI
• /
• 제41권4호
• /
• pp.1-8
• /
• 2004

PCI 2.2 버스 마스터가 메모리 읽기 명령으로 타겟 장치에 데이터 전송을 요구하면 타겟 장치는 내부적으로 데이터 준비하는데 시간이 필요하므로 데이터 전송 없이 장시간 PCI 버스를 점유하는 상황이 발생할 수 있다. 이는 PCI 버스 사용 효율 및 데이터 전송 효율을 떨어뜨리게 되며 이를 해결하기 위해 PCI 2.2에서는 지연 트랜잭션 메커니즘을 이용한다. 그러나 이 방법은 타겟 장치가 프리페치해야 할 정확한 데이터의 양을 알 수 없기 때문에 데이터 전송 효율이 떨어진다. 본 논문에서는 메모리 읽기 명령을 수행하고자 하는 버스 마스터가 메모리 쓰기 명령어를 이용하여 타겟 장치에게 읽어올 데이터의 양을 미리 알려주는 프리페치 요구를 이용해 보다 효율적으로 데이터를 전송하는 방법을 제안한다. 모의실험 결과 제안된 방법이 지연 트랜잭션에 비해 데이터 전송 효율이 평균 10 % 향상되었다.

• 한국콘텐츠학회논문지
• /
• 제10권2호
• /
• pp.54-62
• /
• 2010

역파일 인덱스 구조는 대용량 텍스트 데이터의 색인저장 기법을 위한 효율적인 데이터 구조로 널리 활용 되고 있다. 특히, 최근 이슈가 되고 있는 온라인 색인관리 측면에서는 동적 검색 환경에 적합한 In-Place 방식과 Merge-based 색인 방식이 주로 사용 되고 있다. 위 방법들의 핵심은 검색 처리시간을 줄이기 위해서 포스팅 정보의 저장 연속성(Contiguity)을 보장하면서 동시에 색인정보 관리(Index Maintenance) 시간을 최소화 하기위한 색인저장 구조에 중점을 두고 연구가 진행 되었다. 그러나 최근 기존 저장장치(HDD)와 근본적으로 구조가 다른 새로운 저장장치(SSD, SCRAM)가 데이터 저장소로 이용되면서 이러한 장치들의 특성을 효과적으로 활용할 수 있는 새로운 형태의 색인저장 기법 또한 필요하게 되었다. 따라서 본 논문에서는 새로운 저장장치의 빠른 접근 속도(Low access latency) 특성을 최대한 활용할 수 있는 분할(Segmentation) 포스팅 구조를 기반으로 새로운 저장장치에 적합하도록 변형된 In-Place 방식(Pulsing)과 수정된 Merge-based 방식(Merging)을 혼합하여 검색 처리시간 및 색인정보관리시간을 크게 향상시킬 수 있는 새로운 색인저장 구조(SPM)를 제안한다.

• 전기전자학회논문지
• /
• 제10권1호
• /
• pp.22-29
• /
• 2006

본 논문에서는 마이크로프로세서와 주변블록 사이에서 SDRAM을 사용함에 있어서 DMA(Direct Memory Access)에 의한 효율적인 SDRAM 접근방식을 제시하고 있다. 여기에서 마이크로프로세서는 AMBA 버스를 통해서 SDRAM에 접근을 하고 DMA는 DMA 전용 버스를 통해서 SDRAM에 접근한다. 마이크로프로세서가 SDRAM에 접근하지 않고 다른 레지스터에 접근하거나, 아니면 마이크로프로세서 캐쉬에서 히트(hit)신호가 발생하여 SDRAM에 접근할 필요가 없을 때에 주변 블록에서는 DMA를 통해서 SDRAM에 접근하여 데이타를 읽거나 쓰기 동작을 통해서 SDRAM을 효율적으로 사용할 수 있다. 이 방법은 DMA가 마이크로프로세서의 SDRAM 억세스를 최소한의 방해로 SDRAM을 사용할 수 있다. 이와 같은 방법을 이용함으로써 전체적인 시스템 효율을 높여 약 16.8% 정도의 성능 향상 효과를 가져옴을 확인 할 수 있었다.

• 한국정보처리학회논문지
• /
• 제6권8호
• /
• pp.2245-2252
• /
• 1999

분산 공유 메모리(Distributed Shared Memory)시스템은 사용자에게 간단한 공유 메모리 개념을 제공하기 때문에 노드 사이의 데이터 이동에 관여할 필요가 없다. 각 노드는 프로세서, 메모리, 그리고 네트워크 연결장치 등으로 이루어져 있다. 메모리는 페이지 단위로 구분되며 페이지는 여러 노드에 복제본을 소유할 수 있다. 이들간 일치성을 유지하기 위하여 무효화 방식(invalidate protocol)과 갱신 방식(update protocol)이 전통적으로 많이 사용되었다. 이 두 가지 프로토콜의 성능은 시스템 변수 또는 응용 프로그램의 공유 메모리 사용 형태에 따라 좌우된다. 메모리 사용 형태에 적응하기 위하여 경쟁적 갱신(competitive update) 프로토콜은 가까운 장래에 사용되어질 복제본을 갱신시키는 반면, 다른 복제본은 무효화시킨다. 본 논문에서는 노드 사이의 통신비용이 동일하지 않은 구조를 감안한 가중치를 고려한(weighted) 경쟁적 갱신 프로토콜을 제안하였다. 시뮬레이션에 의한 성능 측정 결과 가중치를 고려한 경쟁적 갱신 프로토콜의 성능 향상을 보였다.

• Structural Engineering and Mechanics
• /
• 제59권3호
• /
• pp.455-473
• /
• 2016

Methods for the seismic demands evaluation of structures require iterative procedures. Many studies dealt with the development of different inelastic spectra with the aim to simplify the evaluation of inelastic deformations and performance of structures. Recently, the concept of inelastic spectra has been adopted in the global scheme of the Performance-Based Seismic Design (PBSD) through Capacity-Spectrum Method (CSM). For instance, the Modal Pushover Analysis (MPA) has been proved to provide accurate results for inelastic buildings to a similar degree of accuracy than the Response Spectrum Analysis (RSA) in estimating peak response for elastic buildings. In this paper, a simplified nonlinear procedure for evaluation of the seismic demand of structures is proposed with its applicability to multi-degree-of-freedom (MDOF) systems. The basic concept is to write the equation of motion of (MDOF) system into series of normal modes based on an inelastic modal decomposition in terms of ductility factor. The accuracy of the proposed procedure is verified against the Nonlinear Time History Analysis (NL-THA) results and Uncoupled Modal Response History Analysis (UMRHA) of a 9-story steel building subjected to El-Centro 1940 (N/S) as a first application. The comparison shows that the new theoretical approach is capable to provide accurate peak response with those obtained when using the NL-THA analysis. After that, a simplified nonlinear spectral analysis is proposed and illustrated by examples in order to describe inelastic response spectra and to relate it to the capacity curve (Pushover curve) by a new parameter of control, called normalized yield strength coefficient (${\eta}$). In the second application, the proposed procedure is verified against the NL-THA analysis results of two buildings for 80 selected real ground motions.

• 정보과학회 논문지
• /
• 제42권2호
• /
• pp.183-189
• /
• 2015

최근 DRAM 기반의 메인 메모리 기술 발전이 한계에 봉착함에 따라 컴퓨터 시스템의 진보에도 어려움이 발생하고 있다. 이를 개선하기 위해 집적도가 높고 비휘발성을 갖는 차세대 메모리 기술이 등장하고 있으나 이들은 쓰기 속도가 느리거나 쓰기 횟수에 제한이 있는 등, 메인 메모리로 사용하기에는 아직 무리가 있다. 본 논문에서는 여러 차세대 메모리 기술들의 장점들을 조합하여 활용하는 하이브리드 메인 메모리 시스템, 즉 HyMN을 제안한다. HyMN은 차세대 메모리 기술을 쓰기적합램과 읽기적합램으로 분류하여 메인 메모리 시스템을 구성함으로써, 내구성이 양호하고, 고용량화가 용이하며, 비휘발성을 활용할 수 있는 시스템을 구현한다. 본 논문에서는 또한, 쓰기적합램이 어느 정도의 크기로 구성되어야 하는지를 보이고 정전 시 손실에 대한 복구비용이 없거나 미미한 HyMN이 일상적으로 프로세스를 실행할 때 실행 시간 성능이 DRAM으로만 구성된 시스템에 비하여 유사함을 검증한다.