• 전력전자학회논문지
• /
• 제6권4호
• /
• pp.307-316
• /
• 2001

본 논문에서는 직류 특성과 절전 모드에서 비절전 모드 변환과 같은 부하 변동 시의 동특성을 동시에 개선할 수 있는 가중치 전압 제어를 적용한 PC 전원용 다중출력 포워드 컨버터를 설계하였다. 기생성분을 포함한 전력회로를 모델링하고 소신호 해석하였으며, 가중치 결정 방법과 전압 보상회로 설계 방법을 제시하였다. SABER 시뮬레이션과 실험을 통해 제안한 방법이 PC 전원의 직류 특성과 동특성을 향상시킴을 입증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2000년도 전력전자학술대회 논문집
• /
• pp.501-504
• /
• 2000

In this paper the PC power supply is studied from the point of system stability. The power stage model of a multiple output forward converter with weighted voltage mode control is derived including all the major parasitic components and the small signal model is also derived. Determination of the weighting factors and a design procedure for the loop compensation are presented. Finally the model is verified through the simulation of three output forward converter with SABER.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.423-429
• /
• 2013

A 6-Gb/s differential voltage mode driver is presented whose output impedance and pre-emphasis level can be controlled independently. The voltage mode driver consists of five binary-weighted slices each of which has four sub-drivers. The output impedance is controlled by the number of enabled slices while the pre-emphasis level is determined by how many sub-drivers in the enabled slices are driven by post-cursor input. A prototype transmitter with a voltage-mode driver implemented in a 65-nm CMOS logic process consumes 34.8-mW from a 1.2-V power supply and its pre-emphasized output signal shows 165-mVpp,diff and 0.56-UI eye opening at the end of a cable with 10-dB loss at 3-GHz.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.3215-3217
• /
• 1999

In this paper, a new structure of realizing switching control logic for Data Weighted Average Technique is suggested. It uses memory and adder for summing past binary input and this summed data is used to select one switch in control logic. This control logic acts in parallel regardless of resolution so increasing resolution don't affect on converting speed. In this reason, high speed and high resolution D/A converter based on Data Weighted Average Technique could be made. In this paper, 4 bits current mode thermometer code D/A converter is degined and simulated by using HSPICE. Simulated results show that new structure of D/A converter has more than 250MHz converting speed and less than 0.0003[LSB] INL error. It is very useful in low power circuit because of using 3.3 V supply voltage.

• 한국정보통신학회논문지
• /
• 제20권6호
• /
• pp.1154-1162
• /
• 2016

본 논문에서는 이진 가중치 전류 기법을 이용한 고속 디지털 LDO(Low Dropout) 레귤레이터를 제안했다. 기존의 디지털 LDO는 일정량의 전류를 한 단계씩 제어하기 때문에 응답하는데 오랜 시간이 걸리며, 링잉 문제가 발생하게 된다. 이중 가중치 전류 기법은 링잉 문제를 제거함으로써 출력전압이 빠르게 안정화되도록 한다. 출력전압이 목표 전압에 안정적으로 도달하면, 디지털 LDO의 동작을 멈추는 프리즈 모드를 추가했다. 제안된 고속 응답 디지털 LDO는 출력 전원 전압이 급격히 바뀌는 시스템에서 응답속도가 느린 DC-DC 변환기와 함께 사용되어 출력전압을 빠르게 변하도록 한다. 제안된 디지털 LDO는 기존의 양방향 시프트 레지스터보다 면적이 56% 감소했고, 리플전압이 87% 감소했다. 제안된 디지털 컨트롤러는 $0.18{\mu}F$ CMOS 공정으로 제작되었다. $1{\mu}F$의 출력 캐패시터에서 정착시간이 $3.1{\mu}F$이고, 리플전압은 6.2mV 였다.