• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1030-1033
• /
• 2002

This paper, a new simple controller operates in continuous conduction mode (CCM) for Boost power factor collection converter is introduced. The duty ratios are obtained by comparisons of a sensed signal from inductor current and a negative ramp carrier waveform in each switching period. By using the proposed controller, input voltage sensing, error amplifier in the current feedback loop, and analog multiplier／divider are not required, then, the control circuit implementation is very simple. To verify the proposed controller, the circuit simulation for Boost power factor correction converter was applied. For the results, the input current waveform was shaped to be closely sinusoidal, implying low THD.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.152-156
• /
• 2013

This paper presents a fast-lock dual-loop successive approximation register-controlled duty-cycle corrector (SARDCC) circuit using a mixed (binary+sequential) search algorithm. A wider duty-cycle correction range, higher operating frequency, and higher duty-cycle correction accuracy have been achieved by utilizing the dual-loop architecture and the binary search SAR that achieves the fast duty-cycle correcting property. By transforming the binary search SAR into a sequential search counter after the first DCC lock-in, the proposed dual-loop SARDCC keeps the closed-loop characteristic and tracks variations in process, voltage, and temperature (PVT). The measured duty cycle error is less than ${\pm}0.86%$ for a wide input duty-cycle range of 15-85 % over a wide frequency range of 0.5-2.0 GHz. The proposed dual-loop SARDCC is fabricated in a 0.18-${\mu}m$, 1.8-V CMOS process and occupies an active area of $0.075mm^2$.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1999년도 전력전자학술대회 논문집
• /
• pp.505-508
• /
• 1999

Conventional adaptive speed estimators cannot avoid the influence of the non-linear inductance variation under the saturation conditions. Without speed sensors, it is difficult to identify the inductance variation using a reactive power mode because the model contains a term of the rotor speed. In this paper, we propose a novel speed estimator having hybrid architecture in order to estimate both the rotor speed and the inductance variation simultaneously when the motor flux is saturated. Proposed estimator consists of the error between the flux obtained from the stator voltage equation and the flux estimated from the rotor flux observer. Introducing a new correction term into the estimator increases the estimation ability of the conventional speed estimator even though the motor flux is saturated. The convergence of the speed estimation error is examined by simulation Furthermore, the experimental results show the validity of the proposed method.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 추계학술대회 논문집 학회본부 B
• /
• pp.403-406
• /
• 1998

There are two cases of error occurrence of STT(Smart Temperature Transmitter). One is that because of unstable reference voltage, data from A/D converter is not reliable. The other is that because of change of room temperature, this change affects conversion of A/D converter. In this paper, we show algorithms be adapted to STT for reliable conversion of A/D converter through a experiment and compensation for temperature change. In a experiment, we collect data from reference voltage and ground then calculate nominal value of these at constant temperature during A/D converter initialization or at any conversion time. Algorithm for compensation for unstable reference voltage calculates a correction factor and adapts it to compensation for malfunction of A/D converter. Algorithm for compensation for variation of room temperature is come from linearization of thermistor but is adapted to zener diode, not thermistor, therefor we have less effort for compensation for temperature and have a idea that it can be adapted to A/D converter system.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 E
• /
• pp.1684-1687
• /
• 1997

In this paper, a three-dimensional algorithm for the insulation design of the high-voltage equipment is presented. In general, the insulation design consists of two steps. They are electric field calculation and correction of the shape to be designed. In the proposed algorithm, the combination method of charge simulation and surface charge simulation is used to calculate the three-dimensional electric fields. As for the correction of the shape, indirect control provided by rational B-spline is more useful than direct control. The use of rational B-spline reduces in the number of design variables and garrantees the smooth curvature of the designed shape. The proposed algorithm is applied to the design of the shape of the shield ring which has been designed by the method of trial and error.

• 전기학회논문지
• /
• 제61권9호
• /
• pp.1275-1282
• /
• 2012

This paper proposes the 16-channel LED Driver IC for Full color LED display system. The proposed LED driver IC in this paper can draw current independent of temperature and supply voltage in each channel. Current flow in the channel is configurable via an external resistor. LED brightness is adjusted by 12-Bit PWM(Pulse Width Modulation) and 8-Bit DC(Dot Correction). A real-time monitoring of IC temperature ($130^{\circ}C/150^{\circ}C$) and LED status (open/short) is provided by LED driver IC and the user can receive warning and get information on problems. A 16-channel LED driver IC is produced using 0.35 um BCD process and the size is $2.5mm{\times}2.5mm$. In this paper, channel current characteristic and channel current control function were measured in order to verify am embodied 16-channel LED driver IC by producing a single IC test board.

• 한국항행학회논문지
• /
• 제22권2호
• /
• pp.64-69
• /
• 2018

비행체의 탑재장비의 야전정비를 위한 자동점검장비는 특수목적을 위한 소수의 비행체를 운용할 경우에는 통합 설계하는 것이 효율적이다. 통합형 자동점검장비는 공통적으로 사용되는 인터페이스를 식별하여 각 점검대상장비 별 점검에 사용할 수 있도록 분기하거나 경로를 생성해주는 방식이 사용된다. 분기 및 경로 생성 시 RTD, TC 및 아날로그 전압과 같은 고정밀 신호는 신호분기 및 연결 시 도선저항에 의한 측정 오류가 발생할 수 있다. 이러한 도선저항에 의한 측정 오류는 점검대상장비 설계 시 많은 제약을 가져오게 된다. 본 논문에서는 아날로그 전압 및 고정밀 신호의 측정오류를 최소화 할 수 있는 통합형 자동점검장비의 고정밀 신호의 보정방법을 제시한다.

• 대한방사선치료학회지
• /
• 제19권1호
• /
• pp.1-5
• /
• 2007

목적: 방사선치료 시 OBI (on board imager) 시스템으로 환자 셋업 오차(set-up error)를 확인, 보정한 결과를 분석하여, 셋업 오차(set-up error)의 경향 및 원인을 살펴보고, 기존 필름과 EPID (electronic portal imaging device)를 사용한 방법에 비해 OBI의 정확성과 유용성에 대하여 알아보고자 한다. 대상 및 방법: 2006년 3월부터 2006년 5월까지 본원에 내원한 3차원 치료계획 환자 130명을 대상으로 주 1회 이상 OBI를 이용하여 치료전 셋업 영상의 분석을 시행하였다. 직각으로 획득한 2개의 영상을 모의 치료실에서 획득한 기준영상(reference image)과 합성(Fusion) 후 분석을 하였다. 분석 후 Vertical, Lateral, Longitudinal 방향으로 변위(Shift)거리를 측정하여 오차를 분석했다. 또한, 주요 부위별, 방향별로 구분하여 셋업 오차(set-up error) 요인들을 비교, 평가하였다. 결과: OBI를 적용하여 분석한 환자 41.5%에서 변위가 없이 Setup이 정확하였고, 52.3%에서 $1{\sim}5mm$정도의 오차가 존재하였다. 5 mm오차 이상인 환자도 6.1%가 확인되었다. 5 mm이상의 오차를 보인 환자들은 치료실내에서 확인한 결과 환자의 움직임이나 모의치료 자세와의 차이에서 오는 결과임을 알 수 있었다. 또한, 3 mm이상의 오차 경향이 3번 이상 지속될 경우에는 모의 치료실로 이동하여 보정후 치료를 시행하였다. 결론: 치료 전 2인의 근무자가 셋업을 정확히 하고 3면의 레이저와 조사야를 확인하였지만, 직각의 KV 영상으로 분석한 결과 셋업 오차가 발생할 수 있음을 확인하였다. 기존의 EPID에 의한 MV 영상은 낮은 영상의 특성과 환자의 피폭선량 증가라는 단점이 존재하지만, 본 연구에서 분석한 OBI는 모의 치료와 같은 높은 화질의 영상으로 셋업 오차의 정확한 계산과 객관적인 셋업 보정이 가능하여 영상유도 방사선치료의 정확도와 유용성을 입증할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.15-23
• /
• 2009

정확한 연산이 필요한 마이크로프로세서에서 소프트 에러에 대한 면밀한 연구들이 진행되었다. 마이크로프로세서 구성원 중에서도 메모리 셀은 소프트 에러에 가장 취약하고, 소프트 에러가 발생했을 때 중요한 정보들과 명령어들을 가지고 있기 때문에 전체 프로세스와 동작에 큰 영향을 미치게 된다. 아키텍처 레벨에서 이러한 소프트 에러를 발견하고 정정하기 위한 방법으로 오류 검출 및 정정 코드가 많이 사용되고 있으며, Itanium, IBM PowerPC G5등의 마이크로프로세서는 Hamming 코드와 Hasio 코드를 L2 캐쉬에 사용하고 있다. 하지만 이러한 연구들은 대형 서버에 국한되었으며 전력 소모에 대한 고려는 되지 않았다. 고집적 저전력 임베디드 마이크로프로세서의 출현과 함께 동작과 문턱 전압이 낮아짐에 따라 임베디드 마이크로프로세서에서도 오류 검출 및 정정 회로의 필요하게 되었다. 본 논문에서는 SimpleScalar-ARM을 이용하여 L2캐쉬의 입출력 데이터를 분석하고, 임베디드 마이크로프로세서에 적합한 32 비트 오류 검출 및 정정 회로의 H-matrix를 제안한다. 그래서 H-spice를 사용하여 modified Hamming 코드와 비교한다. 본 실험을 위해 MiBench 벤치마크 프로그램과 TSMC 0.18um 공정이 사용되었다.