• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.54-62
• /
• 2004

본 논문에서는 $GF(3^m)$상의 전류모드CMOS 승산기의 설계에 관하여 논의한다. 피 승산항에 원시원소 α를 곱함으로써 나타나는 피 승산항의 변화를 표준기저 표현을 이용하여 수식으로 전개하였다. $GF(3^m)$ 승산 회로를 구성하기 위하여 전류모드 CMOS를 사용하여 GF(3)상의 가산기와 승산기를 설계하였고 시뮬레이션 결과를 보였다. 기본 게이트들을 이용하여 $GF(3^m)$ 승산기를 설계하였고 m=3인 경우에 대하여 예를 보였다. 본 논문에서 제안한승산회로는 그 구성이 블록의 형태로 이루어지므로 $GF(p^m)$ 상에서 p와 m에 대한 확장이 용이하며, VLSI 구현에 유리하다 할 수 있다. 본 논문에서 제안한승산회로를 타 승산회로와 비교하였고, 개선효과를 확인하였다.

• 한국음향학회지
• /
• 제22권1호
• /
• pp.48-53
• /
• 2003

Eigenvoice 방법은 고속화자적응에 적합하다고 알려져 있지만, 이 방법은 발화수가 증가하더라도 추가적인 인식성능향상이 이루어지지 않는 단점이 있다. 본 논문에서는 이 문제를 해결하기 위해 음성 특징벡터의 차원별로 eigenvoice의 가중치를 구하여 적응시키는 방법과 또한 적응 데이터 수에 따라 높은 인식률을 얻는 적응 방식을 선택하는 방식을 제안한다. 화자독립모델 및 eigenvoice들을 구성하기 위해 POW (Phonetically Optimized Words)데이터베이스를 사용하였으며, PBW(Phonetically Balanced Words) 452단어 중50개까지 발화 수를 변화시키면서 교사방식 (Supervised mode)로 적응에 사용하고 나머지 중 400개를 인식실험에 사용하였다. 차원별 eigenvoice 방법이 발화수가 증가함에 따라 기존의 eigenvoice 나 MLLR 방법보다 높은 성능을 보였으며, eigenvoice와 차원별 eigenvoice방법 사이의 적응 모드 선택을 통해 기존의 eigenvoice 방식에 비해 최고 26%의 단어 오인식률 감소를 얻었다.

• 한국통신학회논문지
• /
• 제30권7C호
• /
• pp.706-715
• /
• 2005

본 논문에서는 MPEG-2로 부호화된 비디오 스트림에서 H.264 부호화 표준으로의 트랜스코딩 기법을 제안한다. 제안하는 MPEG2에서 H.264t로의 트랜스코더는 MPEG2 복호화부와 H.264 부호화부로 구성되어 있으며, MPEG2 복호화부가 입력되는 MEPG2 비디오 스트림의 전복호화(全復號化)를 수행하는 공간영역에서의 트랜스코딩 기법이다. 반면 MPEG2 복호화 과정에서 사용되는 매크로블록 타입과 부호화블록패턴은 H.264의 매크로블록 모드와 상당한 연관성을 가지는데, 이를 이용하여 H.264 부호화부에서는 MEPG2의 매크로블록 타입, 부호화블록패턴 정보를 이용하여 H.264 부호화부에서의 매크로블록 모드를 적응적으로 선택하고 추가적으론 움직임 벡터를 활용함으로 전체 트랜스코더의 복잡도를 감소시킨다. 제안하는 트랜스코더를 시퀀스에 적용한 결과 전복호화 후 전부호화의 결과와 비교하여 평균 0.03dB의 PSNR 차이만을 보이는 반면 전체 트랜스코딩 시간은 최대 61$\%$ 감소된 것으로 나타난다.

• 방송공학회논문지
• /
• 제13권2호
• /
• pp.200-213
• /
• 2008

H.264|MPEG-4 AVC는 ITU-T와 ISO/IEC 공동으로 결성된 JVT (Joint Video Team)에 의해서 정의된 가장 최신의 영상 압축 표준이다. H.264|MPE6-4 AVC는 효율적 부호화를 위하여 여러 방법이 제안되었는데, 화면 간 프레임(P-frame)에서의 화면 내 예측(Intra Prediction)의 경우 매크로블록마다 후보 모드 결정 및 율-왜곡 비용 계산에 따른 부호화 시간의 급격한 증가를 초래하여 고속화 방법의 필요성이 대두되고 있다 본 논문에서는 $16{\times}16$과 $4{\times}4$ 화면 내 예측 부호화 결과를 바탕으로, 두 예측 결과의 통계적 상관관계를 규정한 후, 이를 활용한 $4{\times}4$ 화면 내 예측의 후보 모드 수를 감소시키는 방법을 제안한다. 구체적으로는 화면 간 예측(Inter Prediction) 단계에서 결정된 움직임 벡터 정보를 이용하여 현재 매크로블록의 화면 내 예측이 필요한지를 미리 판정한 후, 매 화면 내 프레임(I-frame)의 $16{\times}16$ 화면 내 예측의 최종 후보 모드에 따른 $4{\times}4$ 화면 내 예측의 최종 결정 모드들의 발생분포를 누적 확률 순으로 배열하여 특정 누적 확률에 도달하기까지 만의 후보 모드들만을 예측에 포함하는 참조 테이블을 부호화 과정 중에 생성한 후 동일 GOP 내에 위치하는 모든 화면 간 프레임의 화면 내 예측 시 활용하게 된다. 제안하는 방법은 H.264|MPEG-4 AVC의 참조 소프트웨어인 JM11.0을 사용하여 실험하였으며, 총 부호화 시간을 최대 51.24% 감소시킬 수 있었으며 PSNR 감소와 비트율 증가는 무시할 정도의 작은 변화만 있었다.

• 방송공학회논문지
• /
• 제10권1호
• /
• pp.77-82
• /
• 2005

SoC 환경에서 효과적인 동영상 압축을 지원하기 위한 고집적 움직임 추정기를 제안한다. MPEG-4나 H.263과 같은 이동통신 향동영상압축 표준을 사용할 때, 움직임 보상, 모드 결정, 움직임 벡터 예측 및 차분 벡터 계산 등과 같은 기능은 MCU의 잦은 처리를 필요로 한다. 그러나. 제안한 움직임 추정기는 이러한 기능을 집적함으로써, 동영상 압축을 위한 MCU의 간섭을 최소로 하는 SoC 개발을 가능하게 한다. 또한 제안한 움직임 추정기는 움직임이 없는 배경에 대해서는 움직임 추정을 생략하거나 모드 결정을 통해서 INTRA 모드일 경우 반화소 단위 움직임 추정을 회피하는 기능을 구현함으로써 저전력 소모를 실현한다.

• 제어로봇시스템학회논문지
• /
• 제17권8호
• /
• pp.833-842
• /
• 2011

The objectives of this research are development of guidance, navigation and control system for RUAV on virtual instrumentation and real flight test. For this research, the system is divided to DAQ (data acquisition) section, actuator section and controller section. And the hardware and software on each sections are realized on LabVIEW base. Waypoint guidance and control of auto flight are realized using PID gain tuning and waypoint vector tracking guidance algorism. For safe flight test, auto/manual switching module isolated from FCS (Flight Control System) is developed. By using the switch module, swift mode change was achieved during emergency flight case. Consequently, a meter level error of flight performance is achieved.

• 한국전자파학회지:전자파기술
• /
• 제5권2호
• /
• pp.20-28
• /
• 1994

컬러게이트 혼 안테나의 이론적 복사패턴을 벡터적분법과 준 광학모드 이론으로써 각각 구하였다. 혼 개구면에 존재하는 하이브리드 모드의 전자계를 등가 전류원으로 대체하고 포텐셜 이론을 적용하는 벡터 적분법으로 안테나의 복사 전계식을 계산 하였다. 또한, 준 광학모드인 Gaussian-Laguerre 모드를 확장하여 복사 관력식을 유도하였다. 85-115GHz에서 동작하는 컬러게이트 혼 안테나에 대한 복사패턴을 벡터적분법 및 준 광학방법으로 계산하고 비교한 결과 중심 주파수인 100GHz에서는 거의 일치하였으나 85 및 115GHz에서는 다소의 오차가 발생하였다.

• 한국정보통신학회논문지
• /
• 제10권9호
• /
• pp.1617-1624
• /
• 2006

본 논문은 분산전원시스템(DGS)을 위 한 시스템 모델링, 수정된 SVPWM 적용 그리고 수동소자인 L과 C로 구성된 Z-원 인버터의 제어기에 대하여 기술하였다. 기존의 DC/DC 승압 컨버터나 변압기를 사용하지 않고 낮은 DC 입력을 상용 AC로 만들기 위해서 SVPWM의 영벡터 구간을 이용해 DC-링크단 전압을 승압하는데 이용하였다. 한 스위칭주기에 3개조의 스위칭소자 중에 2개조만 동시 도통되도록 하여 유효벡터의 손실 없이 승압이 가능하도록 하였다. 빠르고 오버슈트가 없는 전류응답과 낮은 정상상태 전압오차를 얻기 위해서 이산시간 슬라이딩모드 전류제어기와 강인한 서보기구 전압제어기를 설계하였다. 시뮬레이션을 통하여 제안된 알고리즘의 유용성을 확인하였다.

• 한국전산구조공학회:학술대회논문집
• /
• 한국전산구조공학회 2006년도 정기 학술대회 논문집
• /
• pp.240-247
• /
• 2006

Piezoelectric sensor-based health monitoring technique using a two-step support vector machine (SYM) classifier is discussed for damage identification of a railroad track. An active sensing system composed of two PZT patches was investigated in conjunction with both impedance and guided wave propagation methods to detect two kinds of damage of the railroad track (one is a hole damage of 0.5cm in diameter at web section and the other is a transverse cut damage of 7.5cm in length and 0.5cm in depth at head section). Two damage-sensitive features were extracted one by one from each method; a) feature I: root mean square deviations (RMSD) of impedance signatures and b) feature II: wavelet coefficients for $A_0$ mode of guided waves. By defining damage indices from those damage-sensitive features, a two-dimensional damage feature (2-D DF) space was made. In order to minimize a false-positive indication of the current active sensing system, a two-step SYM classifier was applied to the 2-D DF space. As a result, optimal separable hyper-planes were successfully established by the two-step SYM classifier: Damage detection was accomplished by the first step-SYM, and damage classification was also carried out by the second step-SYM. Finally, the applicability of the proposed two-step SYM classifier has been verified by thirty test patterns.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.112-115
• /
• 2008

본 논문에서는 AMBA 기반으로 사용될 수 있는 H.264용 High Profile IP를 제안한다. 설계된 모듈은 한 매크로 블록 당 최대 306 cycle내에 동작한다. 제안된 Encoder 구조를 검증하기 위하여 JM 13.2부터 reference C를 개발하였으며, reference C로부터 test vector를 추출하여 설계 된 회로를 검증하였다. 우리는 Hardware cost를 줄이기 위하여 plan mode를 제거하였고, SAD 계산 방법을 사용하여 Hardware cost와 cycle을 줄이는 방법을 채택하였다. 제안된 회로는 133MHz clock에서 동작하며, 합성결과 TSMC 0.18um 공정에 램 포함 25만 gate크기이다.