• 한국ITS학회:학술대회논문집
• /
• 2008.11a
• /
• pp.383-385
• /
• 2008

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.4B
• /
• pp.629-634
• /
• 2000

In this paper, we describe the structure of the DWMT (discrete wavelet multitone) transceiver for VDSL system. The DWMT transceiver consists of the transmultiplexer using cosine modulation filter bank (CMFB), time domain equalizer (TEQ) and frequency domain equalizer (FEQ) minimizing the effects of the transmission channel. For FEQ, we have expanded the conventional l-D linear transversal equalizer into 2-dimensions, i.e. time and subchannel axes and we have implemented it using the 2-dimensional LMS methods. In order to qualify the performance of FEQ, we have applied it to the DWMT based VDSL transceiver and the equalizer's performance is verified by simulation using the VDSL line test model specified by the ANSI T1E1.4 requirements.

• Journal of Korea Technology Innovation Society
• /
• v.6 no.2
• /
• pp.213-227
• /
• 2003

초고속 인터넷 서비스는 사용자수의 증가와 더불어 고객의 다양한 욕구 즉 인터넷 방송, 주문형비디오(VOD)서비스, 원격교육, 고화질 TV 등 대용량의 멀티미디어 서비스에 대한 욕구가 폭발적으로 증가하고 있다. 이러한 욕구를 충족하기 위해서는 현재의 초고속 인터넷서비스로서는 속도에 대한 한계에 부딪치게 되어 통신사업자들은 새로운 기술 또는 여러 가지 기술적 대안들을 추구하고 있다. 2002년부터 시작하여 2003년 이후에는 멀티미디어 수요의 증가에 따라 ADSL을 대체하는 기술로 VDSL이 등장하여 매년 꾸준한 신규가입자 수요가 발생하고 있으나, 통신사업자들은 각각의 망 특성, 시장위치, 전략적 필요성 둥에 의해 상용화를 적극 검토,추진하고 있으나 각각 전개하는 방식은 조금씩 다르다. 따라서 본 연구에서는 통신사업자들의 가입자망 진화 전략에 대해 살펴 본 다음 Lot3n-Volterra Competition (LVC) 모델을 이용 ADSL 과 VDSL 두 기술간의 상호 경쟁 및 대체를 통해 어떻게 진화 되어가는지를 살펴보았다. 대표적인 통신사업자인 KT는 막강한 자금력을 바탕으로 시장 확대 및 경쟁사와의 차별화를 위해 VDSL 서비스 조기도입을 서두르고 있고, 하나로는 자금의 열세로 인한 ADSL 투자비를 회수 할때까지 VDSL 서비스를 연기하고 있는 실정이다. ADSL과 VDSL 두 기술의 관계는 Lotka-Volterra Competition (LVC) 모델을 이용한 시뮬레이션 결과를 통해 빠른 속도와 비슷한 가격대의 VDSL이 침략자(predator)로 기존 시장 지배자인 ADSL을 사냥감(prey)으로 빠른 속도로 대체해 나가는 것을 알 수 있었다.

• 한국ITS학회:학술대회논문집
• /
• 2008.11a
• /
• pp.399-401
• /
• 2008

• 한국정보통신설비학회:학술대회논문집
• /
• 2003.08a
• /
• pp.117-119
• /
• 2003

xDSL은 국내에서 가장 보편적인 초고속 액세스기술로서 전송속도와 전송거리 측면에서 지속적인 발전을 거듭하고 있다. 그 발전방향은 크게 두 갈래로 나누어지는데 ADSL을 기반으로 한 차세대 ADSL과 VDSL이라는 새로운 기술이 그것이다. 현재 차세대 ADSL 분야에서는 ADSL2, ADSL2+ 및 ADSL2++ 등의 표준화가 활발히 진행되고 있으며, VDSL은 라인코드에 대한 열띤 경쟁이 벌어지고 있다. 본 고에서는 이와 같이 다양한 xDSL 기술에 대해 기술적 특성 및 표준화 동향을 알아보고 향후 전망 및 발전전략에 대해 살펴보았다. 국내의 경우 차세대 ADSL을 건너뛰고 이미 VDSL 서비스 단계에 진입했기 때문에 VDSL 기술에 대한 국내 기술기반을 조속히 확보해야 할 필요성이 매우 높다. 따라서 국제표준화 추세에 부합하는 신속한 VDSL 표준 마련이 필요하다.

• Electronics and Telecommunications Trends
• /
• v.17 no.2 s.74
• /
• pp.29-39
• /
• 2002

VDSL 기술은 인터넷방송과 주문형비디오(VOD).원격교육.고화질 TV 등 대용량의 멀티미디어서비스를 수용할 수 있고, 컨텐츠사업자들의 수익모델에도 적합하기 때문에, ADSL에 이은 새로운 초고속 인터넷접속기술 대안으로 부상하고 있다. 본 고는 멀티미디어 가입자 수요증가에 따라 차세대 xDSL 기술로 부상하고 있는 VDSL의 기술적인 특성 및 국내 시장 동향을 살펴본다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.8A
• /
• pp.1231-1237
• /
• 2000

DMT기반 VDSL 시스템에서 채널의 주파수 특성에 따라 각 부채널에 각기 다른 비트를 할당하는 "Bit allocation algorithm"은 DMT기반 시스템의 초기화 과정에 필수적으로 사용되며 초기화 시간을 단축하기위해 이알고리즘의 고속화가 필요하다 기존의 알고리즘인 Chow Campello가제시한 알고리즘들은 ADSL과 같이 부채널수가 적은 응용분야에서는 적용 가능했으나 부채널 수가 ADSL의 16배에 이르는 VDSL과 같은 경우에는 계산량이 과다하기 때문에 실시간 적용이 어렵다. 본 논문에서는 수신단에서 계산된 SNR을 미리 계산된 기준 SNR 값과 비교하는 방법을 이용하여 계산량을 줄인 새로운 비트 할당 알고리즘을 제시한다. 제안된 알고리즘은 기존 알고리즘에서 N.log2N의 연산이 필요한 SNR을 내림차순으로 분류하는 과정을 없앴고 log2 연산 덧셈 및 나눗셈의 연산을 단순한 비교 연산으로 대체함으로서 보다 고속으로 각 부채널에 할당할 비트 수를 계산할수 있다 그리고 제안된 고속 알고리즘을 VDSL 시스템에 적용한 결과 기존의 알고리즘인 Chow 알고리즘과 동일한 성능을 보임을 확이하였다.보임을 확이하였다.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.49-52
• /
• 1999

In this paper, we describe the structure of the DWMT (discrete wavelet multitone) transceiver for VDSL system. The DWMT transceiver is basically consisted of the transmultiplexer using cosine modulation filter bank (CMFB), time domain equalizer (TEQ) and frequency domain equalizer (FEQ) minimizing the effects of the transmission channel. For FEQ, we expanded the general LMS algorithm to 2-dimensions: time and subchannel axes and examined the 2-dimensional LMS methods with the various array size.

• Proceedings of the IEEK Conference
• /
• 2002.06a
• /
• pp.315-318
• /
• 2002

In this paper, we studied a now VDSL frequency plan mode 6 for improved\ulcorner symmetric 10MDSL service. The frequency plan 998 for asymmetric and frequency plan 997 for symmetric have arc not optimally designed for 10MDSL service. To improve reach and rates of 10MDSL, we proposed for a now frequency plan. According to the results of our simulation studios of newly Proposed mode 6 frequency plan which compared to plan 998, 997, and ethers[2], the new scheme gives an improved performance in rates and reach.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.10 no.4
• /
• pp.282-291
• /
• 2010

This paper presents a full-CMOS transmitter and receiver for VDSL2 systems. The transmitter part consists of the low-pass filter, programmable gain amplifier (PGA) and 14-bit DAC. The receiver part consists of the low-pass filter, variable gain amplifier (VGA), and 13-bit ADC. The low pass filter and PGA are designed to support the variable data rate. The RC bank sharing architecture for the low pass filter has reduced the chip size significantly. And, the 80 Msps, high resolution DAC and ADC are integrated to guarantee the SNR. Also, the transmitter and receiver are designed to have a wide dynamic range and gain control range because the signal from the VDSL2 line is variable depending on the distance. The chip is implemented in 0.25 ${\mu}m$ CMOS technology and the die area is 5 mm $\times$ 5 mm. The spurious free dynamic range (SFDR) and SNR of the transmitter and receiver are 67.5 dB and 41 dB, respectively. The power consumption of the transmitter and receiver are 160 mW and 250 mW from the supply voltage of 2.5 V, respectively.