• 제목/요약/키워드: Universal Asynchronous Receiver/Transmitter(UART)

검색결과 21건 처리시간 0.022초

칩 테스트를 위한 UART-to-APB 인터페이스 회로의 설계 (UART-to-APB Interface Circuit Design for Testing a Chip)

  • 서영호;김동욱
    • 한국항행학회논문지
    • /
    • 제21권4호
    • /
    • pp.386-393
    • /
    • 2017
  • 칩을 개발하는 과정에서 설계된 칩의 검증을 위해 FPGA (field programmable gate array)를 많이 이용한다. FPGA에 다운로드 된 회로를 검증하기 위해서는 FPGA로 데이터를 입력해야 한다. PC와 외부 보드를 통한 칩과의 통신을 위한 많은 방식이 있지만 가장 간단하고 쉬운 방법은 범용 비동기화 송수신기 (UART; universal asynchronous receiver/transmitter)를 이용한 방식이다. 최근 대부분의 회로는 AMBA (advanced microcontroller bus architecture) 버스에 연결되도록 설계되어 있다. 즉, 설계된 회로를 검증하기 위해서는 UART를 거친 후에 AMBA 버스를 통해 데이터를 전달해야 한다. AMBA 버스도 최근에 버전 4.0까지 거치면서 다양한 버전이 존재하는데 간단히 테스트를 하기 위한 용도로는 APB (advanced peripheral bus)가 적합하다. 본 논문에서는 UART-to-APB 인터페이스를 위한 회로를 설계하였다. Verilog HDL을 이용하여 설계된 회로는 Altera Cyclone FPGA에서 구현되었고, 최대 380 MHz의 속도에서 동작이 가능하였다.

CAN 버스를 이용한 다중 UART 통신 (Multiple UART Communications Using CAN Bus)

  • 강태욱;이성수
    • 전기전자학회논문지
    • /
    • 제24권4호
    • /
    • pp.1184-1187
    • /
    • 2020
  • 본 논문에서는 UART (Universal Asynchronous Receiver/Transmitter)와 CAN (Controller Area Network)의 장점을 활용할 수 있는 차량통신 콘트롤러를 제안한다. UART는 1대1 통신에 사용되며 데이터 유효성 검사로 패리티 비트를 사용한다. 제안하는 차량통신 콘트롤러를 사용하는 경우에는 UART를 CAN으로 변환하여 1대1 통신뿐만 아니라 버스 구조의 다중 통신도 가능하다. 또한 데이터 유효성 검사를 패리티보다 발전된 CRC (cyclic redundancy check)를 통해 수행하므로 신뢰도가 올라간다. CAN은 마이크로프로세서에 의해 제어되지만 제안하는 차량통신 콘트롤러를 사용하는 경우에는 RS-232, RS-422, RS-485를 지원하는 장치라면 무엇이든지 제어가 가능하다.

직렬 UART 통신 기반 rf 통신 시스템 구현 (Implementation of Radio Frequency Communication System based Serial UART Communication)

  • 진현수
    • 디지털융복합연구
    • /
    • 제12권12호
    • /
    • pp.257-264
    • /
    • 2014
  • 무선 모듈을 사용하여 무선 데이터를 mcu모듈과 PC와의 사이에 통신을 하고자 할때는 우선 PC를 기본으로하는 시리얼 통신을 PC자체적으로 구현한 후 구현된 프로그램을 사용하여 MCU와의 통신을 시행한다. PC자체적으로 시리얼 통신을 시행코자 할때는 RS-232C를 사용하여 데이터를 교환한다. 교환된 데이터를 rf모듈을 사용 UART기반 시리얼 통신 원격제어를 MCU를 사용하여 시행한다. MCU 인터페이스 원격제어가 실현되면 통신시스템이 구현된 것이다.

디지털 서명과 암호화 기반 보안 UART의 설계와 구현 (Design and Implementation of Secure UART based on Digital Signature and Encryption)

  • 김주현;주영진;허아라;조민경;류연승;이규호;장우현;유재관
    • 융합보안논문지
    • /
    • 제21권2호
    • /
    • pp.29-35
    • /
    • 2021
  • UART(Universal asynchronous receiver/transmitter)는 데이터를 직렬 형태로 전환하여 전송하는 하드웨어 장치로서 대부분의 임베디드 시스템에서 시스템 진단 및 디버깅 용도로 널리 사용되고 있다. 해커는 UART의 기능을 이용하여 시스템 메모리나 펌웨어에 접근할 수 있고 시스템의 관리자 권한 취득을 통한 시스템 장악도 가능하다. 본 논문에서는 UART를 통해 침투하는 해커의 공격을 방어하기 위한 보안 UART를 연구하였다. 제안한 기법은 약속된 UART 통신 프로토콜을 사용하는 인가된 사용자만이 UART 접속을 허용하고 비인가자의 접속은 불허한다. 또한, 스니핑을 통한 프로토콜 분석을 막기 위해 데이터를 암호화하여 전송한다. 제안한 보안 UART 기법을 임베디드 리눅스 시스템에 구현하고 성능검증을 수행하였다.

IP module를 위한 UART의 VLSI 설계 (VLSI design of a UART for IP module)

  • 박성일;최병윤
    • 한국멀티미디어학회:학술대회논문집
    • /
    • 한국멀티미디어학회 2002년도 춘계학술발표논문집(상)
    • /
    • pp.1-5
    • /
    • 2002
  • 본 논문에서는 UART(Universal Asynchronous Receiver-Transmitter)를 soft IP(Intellectual Property) 모듈 형태로써 VLSI 설계과정을 통하여 구현하였다. 이 모듈은 현재 각종 통신 디바이스에서 최하 말단에서 직렬 데이터를 시스템으로 받아들이거나 병렬 데이터를 직렬 라인에 실어 보내는 중요한 역할을 담당한다. 본 연구에서 설계한 UART는 간단한 모듈 형태로 제작되어 있어 Verilog-HDL을 사용하여 직렬 송ㆍ수신을 필요로 하는 시스템에 내장되어 사용될 수 있다. 본 논문에서는 설계 순서에 따라 UART를 설계하고 Simulation을 하고 Synopsys Tool을 사용하여 Compile 과 Synthesis 후 Gate Area 와 Belay를 검출해 내었다. 합성결과 0.25$\mu$m 공정의 CMOS Cell Library를 사용하였을 경우 전체 면적은 1,013 gate가 나왔다. 본 논문에서 설계한 UART의 최장경로가 최대 4.12ns로 나타났으며, 최대 동작 클럭 주파수는 200MHz 로써 150Mbps 이상의 전송 속도를 가진다.

  • PDF

정진폭 다중 부호 이진 직교 변복조기의 FPGA 설계 및 SoC 구현 (FPGA Design and SoC Implementation of Constant-Amplitude Multicode Bi-Orthogonal Modulation)

  • 홍대기;김용성;김선희;조진웅;강성진
    • 한국통신학회논문지
    • /
    • 제32권11C호
    • /
    • pp.1102-1110
    • /
    • 2007
  • 본 논문에서는 기존의 정진폭 다중 부호 이진 직교 (CAMB: Constant-Amplitude Multi-code Biorthogonal) 변조 이론을 적용한 변복조기를 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)을 사용하여 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 이 변복조기는 FPGA을 이용하여 타겟팅 한 후 보드실험을 통해 설계에 대한 충분한 검증을 거쳐 주문형 반도체 (ASIC: Application Specific Integrated Circuit) 칩으로 제작되었다. 이러한 12Mbps급 모뎀의 SoC를 위하여 ARM (Advanced RISC Machine)7TDMI를 사용하였으며 64K바이트 정적 램 (SRAM: Static Random Access Memory)을 내장하였다. 16-비트 PCMCIA (Personal Computer Memory Card International Association), USB (Universal Serial Bus) 1.1, 16C550 Compatible UART (Universal Asynchronous Receiver/Transmitter) 등 다양한 통신 인터페이스를 지원할 뿐 아니라 ADC (Analog to Digital Converter)/DAC (Digital to Analog Converter)를 포함하고 있어 실제 현장에서 쉽게 활용될 수 있을 것으로 기대된다.

하이브리드 통신을 이용한 항로표지의 원격관리 제어시스템에 관한 연구 (A Study on the Tele-controller System of Navigational Aids Using Hybrid Communication)

  • 전중성;오진석
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제35권6호
    • /
    • pp.842-848
    • /
    • 2011
  • 다중통신을 지원하는 하이브리드 통신 제어보드는 저전력의 8-bit 마이크로콘트롤러인 ATxmega128A1으로 설계하였으며, 마이크로콘트롤러는 다중통신을 위한 모뎀과 GPS 모듈 등을 시리얼 인터페이스 하기 위한 8개의 UART 포트가 갖추어져 있으며, 내부에 2K 바이트의 프로그램 매개변수와 프로그램이 동작하는데 필요한 데이터를 저장할 수 있는 EEPROM과 128K 바이트의 플래시 메모리 및 프로그램이 실행되는 8K 바이트의 SRAM으로 구성되어 있다. 항로표지의 원격 관리를 CDMA, TRS, RF 등 하이브리드 통신을 이용하면 개별 통신 방식별로 음영지역이 존재하는 경우에도, 최적의 통신방식을 선택하여 통신을 수행하게 됨으로써, 통신 음영지역의 해소가 가능하다. 또한 통신장치마다 동일한 데이터 프레임을 사용함으로써 데이터의 호환성을 높였다. 실험은 30일 동안 각 부표에서 매 5분마다 데이터를 취득하였으며, 데이터 수신율은 85 % 이상을 보였다.

항로표지관리용 하이브리드 통신 시스템에 관한 연구

  • 전중성;김종욱;이용안
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2012년도 추계학술대회
    • /
    • pp.391-392
    • /
    • 2012
  • 항로표지의 원격 관리를 VHF, CDMA, TRS의 경로설정 최적화(Path Optimization) 기능을 갖는 하이브리드 통신을 이용하면 개별 통신 방식별로 음영지역이 존재하는 경우에도, 최적의 통신방식을 선택하여 통신을 수행하게 됨으로써, 통신 음영지역의 해소가 가능하다. 또한 통신장치마다 동일한 데이터 프레임을 사용함으로써 데이터의 호환성을 높였다. 실험은 30일 동안 각 부표에서 매 5분마다 데이터를 취득하였으며, 데이터 수신율은 99.4 % 이상을 보였다.

  • PDF

UART 디바이스의 VHDL 설계 (A VHDL Design of UART(Universal Asynchronous Receiver Transmitter) Device)

  • 김성중;손승일
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2004년도 춘계종합학술대회
    • /
    • pp.669-673
    • /
    • 2004
  • 인터넷의 사용이 증가, 네트워크 기술이 발달하면서 컴퓨터 및 하드웨어 장비는 고속화 대용량화, 소형화 추세로 가고 있고, 기존에 외부 인터페이스와의 데이터 송수신 또한 병렬 포트를 이용한 통신이 많았으나, 외부 장비의 소형화와 고속화 그리고 휴대화가 요구되면서 차츰 직렬 포트를 이용하여 적은 전송라인을 이용한 외부 장비와의 인터페이스가 요구 되게 되었다. 본 논문에서는 내부 모듈간의 인터페이스와 외부 장치와의 데이터 송/수신이 가능한 UART 인터페이스 모듈을 하드웨어 설계언어인 VHDL 언어를 이용하여 설계하였으며, FPGA 칩인 Xilinx(Spartan II) 데스트 보드에 다운로드하여 시뮬레이션 하였다. 또한 양방향성 공통 버스로의 인터페이스 회로 설계와 다른 클럭으로 동작하는 시스템과의 비동기 회로의 동작 메커니즘을 쉽게 설계하였고, 비동기 통신 기능에 있어서 실제로 사용이 가능하도록 설계하였다.

  • PDF

Communications Link Design and Analysis of the NEXTSat-1 for SoH File and Mission Data Using CAN Bus, UART and SerDesLVDS

  • Shin, Goo-Hwan;Chae, Jang-Soo;Min, Kyung-Wook;Sohn, Jong-Dae;Jeong, Woong-Seob;Lee, Dae-Hee
    • Journal of Astronomy and Space Sciences
    • /
    • 제31권3호
    • /
    • pp.235-240
    • /
    • 2014
  • The communications link in a space program is a crucial point for upgrading its performance by handling data between spacecraft bus and payloads, because spacecraft's missions are related to the data handling mechanism using communications ports such as a controlled area network bus (CAN Bus) and a universal asynchronous receiver and transmitter (UART). The NEXTSat-1 has a lot of communications ports for performing science and technology missions. However, the top level system requirements for the NEXTSat-1 are mass and volume limitations. Normally, the communications for units shall be conducted by using point to point link which require more mass and volume to interconnect. Thus, our approach for the novel communications link in the NEXTSat-1 program is to use CAN and serializer and deserializer low voltage differential signal (SerDesLVDS) to meet the system requirements of mass and volume. The CAN Bus and SerDesLVDS were confirmed by using already defined communications link for our missions in the NEXTSat-1 program and the analysis results were reported in this study in view of data flow and size analysis.