• 전자공학회논문지
• /
• 제50권10호
• /
• pp.239-244
• /
• 2013

본 논문에서는 고속 PMIC(Power Management Integrated Circuit) 회로를 위한 저전압 입력 보호기능을 가지는 UVLO(Under Voltage Lock Out) 기능이 탑재된 LDO(Low Drop-Out) 레귤레이터를 설계하였다. 설계된 LDO 레귤레이터는 밴드갭 기준전압 회로, 오차 증폭회로, 파워 트랜지스터 등으로 이루어지진다. LDO 레귤레이터는 5 V 전원전압으로부터 3.3 V 출력을 갖도록 설계되었으며, 저전압 입력보호 기능을 하는 UVLO 회로는 전원부와 파워 트랜지스터 사이에 삽입된다. 또한 UVLO는 5 V 구동전압에서, 하강 시 2.7 V 에서 LDO 레귤레이터 동작을 멈추게 하고, 구동전압 상승 시 4.0 V 에서 LDO 레귤레이터가 정상 동작한다. $1{\mu}m$ 20 V 고전압 CMOS 공정을 사용하여 모의실험 한 결과, 설계한 LDO 레귤레이터는 5.88 mV/V의 라인레귤레이션을 가지고, 부하전류가 0 mA에서 200 mA로 변할 때 27.5 uV/mA의 로드레귤레이션을 보였다.

• 융합신호처리학회논문지
• /
• 제7권4호
• /
• pp.195-200
• /
• 2006

자동차용 ABS/TCS 시스템의 기존 개별소자 회로를 시험하고, 시스템의 문제점을 컴퓨터 시뮬레이션으로 분석하였다. ABS/TCS 시스템의 성능을 개선하기 위해 에러 보상회로, 비교기 및 UVLO 회로를 가진 인터페이스 IC를 설계하고, 전기적 특성을 조사하였다. 전압 조절기는 자동차 환경에 견디기 위해 $-20^{\circ}C$에서 $120^{\circ}C$ 사이의 온도 범위에서 온도변화를 보상하도록 하였고, ABS와 브레이크는 같은 주파수와 다른 주파수의 듀티 계수를 사용하여 분리하였다. UVLO 회로와 정전압 회로는 잡음을 제거하기 위해 적용하였고, 과도 전류를 제한하기 위해 보호회로를 사용하였다. ABS/TCS 시스템의 전기적 성능을 향상시키기 위해 IC 제조를 위한 레이아웃을 설계하였다. 제작된 마스크 패턴은 11개로 구성하였으며, 전류 손실을 줄이기 위해 8개의 패드를 유효하게 배치하였다. 브레드보드 시험치와 레이아웃을 설계한 후 시뮬레이션의 시험치를 비교한 결과 시뮬레이션과 브레드보드 실험치가 거의 일치하거나 우수한 결과를 가짐을 알 수 있었다.

• 한국산학기술학회논문지
• /
• 제16권1호
• /
• pp.627-633
• /
• 2015

본 논문에서는 고속 PMIC(Power Management Integrated Circuit) 회로를 위한 저전압 입력 보호기능을 가지는 모바일용 LDO(Low Drop-Out) 레귤레이터를 설계하였다. 설계된 LDO 레귤레이터는 밴드갭 기준전압회로, 오차 증폭회로, 파워 트랜지스터 등으로 이루어진다. LDO 레귤레이터는 3.3 V 전원전압으로부터 2.5 V 출력을 갖도록 설계되었으며, 저전압 입력보호 기능을 하는 UVLO 회로는 전원부와 파워 트랜지스터 사이에 삽입된다. 또한 UVLO는 3.3 V 구동전압에서, 하강시 1.2 V 에서 LDO 레귤레이터 동작을 멈추게 하고, 구동전압 상승 시 2.5 V 에서 LDO 레귤레이터가 정상 동작한다. $0.35{\mu}m$ 5 V 저전압 CMOS 공정을 사용하여 모의실험 한 결과, 설계한 LDO 레귤레이터는 0.713 mV/V의 라인레귤레이션을 가지고, 부하전류가 0 mA에서 40 mA로 변할 때 $8.35{\mu}V/mA$의 로드레귤레이션을 보였다.

• 한국산업융합학회 논문집
• /
• 제21권6호
• /
• pp.265-271
• /
• 2018

DC-DC buck converter is a critical building block in the power management integrated circuit (PMIC) architecture for the portable devices such as cellular phone, personal digital assistance (PDA) because of its power efficiency over a wide range of conversion ratio. To ensure a safe operation, avoid unexpected damages and enhance the reliability of the converter, fully-integrated protection circuits such as over voltage protection (OVP), under voltage lock out (UVLO), startup, and thermal shutdown (TSD) blocks are designed. In this paper, these three fully-integrated protection circuit blocks are proposed for use in the DC-DC buck converter. The buck converter with proposed protection blocks is operated with a switching frequency of 1 MHz in continuous conduction mode (CCM). In order to verify the proposed scheme, the buck converter has been designed using a 180 nm CMOS technology. The UVLO circuit is designed to track the input voltage and turns on/off the buck converter when the input voltage is higher/lower than 2.6 V, respectively. The OVP circuit blocks the buck converter's operation when the input voltage is over 3.3 V, thereby preventing the destruction of the devices inside the controller IC. The TSD circuit shuts down the converter's operation when the temperature is over $85^{\circ}C$. In order to verify the proposed scheme, these protection circuits were firstly verified through the simulation in SPICE. The proposed protection circuits were then fabricated and the measured results showed a good matching with the simulation results.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.125-127
• /
• 2008

기존의 LED(Light Emitting Diode)를 이용한 LCD(Liquid Crystal Display) 백라이트 유닛은 LED에 과전류가 흐르면 소자의 파손이 발생하고 무부하시 불필요한 전력소모가 발생하는 경우가 있어 보호회로가 필요하였다. 그래서 본 논문은 보호회로를 이용한 LCD 백라이트 유닛용의 LED 구동회로를 제안한다. 제안된 보호회로는 2가지로 첫 번째 보호회로는 무부하시 소비전력을 줄이는 보호회로 이다. 시뮬레이션 결과 무부하시 피드백 제어부 IC(Integrated Circuit)의 전원전압 $V_{cc}$를 UVLO(Under Voltage Lock Out)전압 이하로 강하시켰다. 그래서 무부하시 소비되는 전력을 줄일 수 있었다. 두번째 보호회로는 과전류시 보호회로 이다. 시뮬레이션 결과 과전류시 SCR이 온 되어 피드백 제어부 IC의 전원전압 $V_{cc}$를 UVLO전압 이하로 강하시켰다. 따라서 과전류시 LED 동회로 소자의 파손을 방지할 수 있는 장점이 있다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.7-14
• /
• 2008

본 논문에서는 $1.0{\mu}m$ BCD 650V 공정을 이용하여 향상된 잡음 내성과 높은 전류 구동 능력을 갖는 고전압 구동 IC를 설계하였다. 설계된 고전압 구동 IC는 500kHz의 고속 동작이 가능하고, 입력 전압의 범위가 최대 650V이다. 설계된 IC에 내장된 상단 레벨 쉬프터는 잡음 보호회로와 슈미트 트리거를 포함하고 있으며 최대 50V/ns의 높은 dv/dt 잡음 내성을 가지고 있다. 또한 설계된 숏-펄스 생성회로가 있는 상단 레벨 쉬프터의 전력 소모는 기존 회로 대비 40% 이상 감소하였다. 이외에도 상 하단 파워 스위치의 동시 도통을 방지하는 보호회로와 구동부의 전원 전압을 감지하는 UVLO(Under Voltage Lock-Out) 회로를 내장하여 시스템의 안정도를 향상시켰다. 설계된 고전압 구동 IC의 특성 검증에는 Cadence사의 spectre 및 PSpice를 이용하였다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.58-65
• /
• 2009

본 논문에서는 캐패시터로 상승 시간과 하강 시간을 조절하고 슈미트 트리거의 스위칭 전압을 이용한 데드 타임 회로를 갖는 고전압 구동 IC (High Voltage Gate Driver IC)를 설계하였다. 설계된 고전압 구동 IC는 기존 회로와 비교하여 온도에 따 른 데드 타임 변동을 약 52% 줄여 하프브리지 컨버터의 효율을 증대시켰으며 캐패시터 값에 따라 가변적인 데드 타임을 가진다. 또한 숏-펄스 (short-pulse) 생성회로를 추가하여 상단 레벨 쉬프트 (High side part Level shifter)에서 발생하는 전력소모를 기존의 회로에 비해 52% 감소 시켰고, UVLO를 추가하여 시스템의 오동작을 방지하여 시스템의 안정도를 향상시켰다. 제안한 회로를 검증하기 위해 Cadence의 Spectre을 이용하여 시뮬레이션 하였고 1.0um 공정을 이용하였다.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.219-225
• /
• 2014

본 논문에서는 가정용 교류 전원을 DC 전원으로 변환하여 가전기기에 사용할 수 있는 역률 개선 회로를 설계하였다. 역률은 공급되는 교류 전원의 전압과 전압의 위상차 뿐만 아니라 특정구간에서 발생되는 급격한 전류 파형의 불균형 등과도 관련이 있다. 설계된 본 회로는 부하에 공급되는 교류전력의 전류 파형은 전압파형과 위상차가 적으면서 정현파에 가깝게 공급하는 기능을 제공한다. 자체 발진하는 10[kHz]~100[kHz] 내외의 주파수로 AC 전원에 연결된 코일을 스위칭 한 후 코일전류를 부하에 공급하는 기능을 위한 회로, AC 파형의 zero crossing 지점을 찾는 기능을 함께 수행하는 multiplier 회로, UVLO, OVP, BGR 등의 회로를 한 개의 IC에 집적할 수 있도록 설계하였다. 제작공정은 최소선폭 $0.5[{\mu}m]$, 내압 20[V], 2P_2M CMOS 공정을 사용하여 설계하였고 시뮬레이션을 통하여 전체 기능을 검증하였다.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.1-8
• /
• 2010

본 논문에서는 대기전력을 줄일 수 있는 Green Mode Power IC 회로를 설계하였다. 이 회로는 switch mode power supply(SMPS)을 구동하기 위한 PWM 기능을 가지고 있으며, 불필요한 소비전력을 제거하기 위해 burst mode와 skip mode 구간을 만들고 대기전력을 낮출 수 있도록 외부의 Power MOSFET에 의해 제어된다. 제안한 회로는 KEC 30V-High Voltage 0.5um CMOS process를 이용하여 시뮬레이션 하였다. 회로 내부는 크게 voltage regulator 회로, voltage reference 회로, UVLO(Under Voltage Lock Out)회로, Ibias 회로, green 회로, PWM 회로, OSC 회로, protection회로, control 회로, Level shift&Driver 회로로 구성되어 있다. 시뮬레이션 결과로부터 회로 동작 시 각 블록의 소비전류를 측정하여 확인한 결과 블록 별 전류총합이 1.29mA이었고, 이 값은 목표 설계치인 1.3mA을 충족시킴을 입증하였다. 이 값은 기존 IC의 소비전류보다 1/2이상 줄어든 값이며, 대기모드로 동작할 경우는 전력소비를 1W 미만까지 줄일 수 있었다.

• 전자공학회논문지 IE
• /
• 제49권1호
• /
• pp.18-23
• /
• 2012

본 논문에서 소형 휴대기기용 DC-DC 변환기를 위한 전압보호회로를 설계 하였다. 제안하는 전압보호회는 저전압 보호회로(UVLO)와 고전압 보호회로(OVP) 로 구성되며, 비교기와 바이어스 회로를 사용하여 구현하였다. XFAB $1{\mu}m$ CMOS 공정을 SPICE 모의실험을 통하여 특성 확인을 하였다. 모의실험 결과, 저전압 보호회로(UVLO)는 입력 전압이 4.8 V 이상이 되면 턴-온 되며, 4.2 V 이하가 되면 턴-오프가 되어 저전압의 입력전압이 인가될 때 회로의 오작동을 막을 수 있다. 고전압 보호회로(OVP)는 기준전압 3.8V 이상의 출력전압이 발생하였을 때 회로를 차단하여 소자의 파괴를 막아 안정성과 신뢰성을 높일 수 있다. 또 가상의 DC-DC 변환기 제어회로에 연결한 결과 전압의 이상에 따른 전압보호회로의 동작여부를 확인하였다. 본 논문에서 제안하는 전압보호회로는 DC-DC 변환기의 보호회로 셀로 유용하게 사용 될 것으로 사료된다.