• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.413-414
• /
• 2008

A 2.4 GHz low phase noise fully integrated LC voltage-controlled oscillator (VCO) in $0.18\;{\mu}m$ CMOS technology is presented in this paper. The VCO is optimized based on phase noise reduction. The design of the VCO uses differential varactors which are adopted for symmetry of the circuit, and consider AM-PM conversion due to a cross-coupled pair. The VCO is designed to draw 3 mA from 1.8 V supply voltage. Simulated phase noise is -137.3 dBc/Hz at 3 MHz offset. The tuning range is found to be 300 MHz range from 2.3 GHz to 2.6 GHz.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2006년도 춘계학술대회논문집
• /
• pp.1198-1201
• /
• 2006

ISO 140-1 recommends installing diffusing elements in the room if there are large variations of the sound pressure level caused by strong standing wave. Also it requires that reverberation time should not be long or short. In accordance to this regulation, we adjusted the reverberation time in the range of $1{\sim}2$ sec by using 4 types of diffusing elements. This paper demonstrates how to balance the reverberation time in the range of $1{\sim}2$ sec by using several types of diffusing elements.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.227-229
• /
• 2002

본 논문에서는 마이크로스트립 라인 전압제어 가변 대역통과필터를 제안한다. 박막 강유전체의 상대 유전율은 인가 전압에 따라 변하는 특성을 이용하였고, Au/BSTO/MgO/Au 구조로 설계하였다. 커플링 수가 3개인 공진기를 연결하여 공진기 사이의 간격을 잘 조절한 격과, 중심 주파수 16 GHz 에서 1.9 GHz의 튜닝 범위, 800MHz 내의 좁은 대역폭, 3dB 이내의 작은 삽입손실을 갖는 필터를 설계할 수 있었다.

• ETRI Journal
• /
• 제28권3호
• /
• pp.386-388
• /
• 2006

Monolithic SiGe heterojunction bipolar transistor (HBT) variable gain amplifiers (VGAs) with a feedforward configuration have been newly developed for 5 GHz applications. Two types of the feedforward VGAs have been made: one using a coupled-emitter resistor and the other using an HBT-based current source. At 5.2 GHz, both of the VGAs achieve a dynamic gain-control range of 23 dB with a control-voltage range from 0.4 to 2.6 V. The gain-tuning sensitivity is 90 mV/dB. At $V_{CTRL}$= 2.4 V, the 1 dB compression output power, $P_{1-dB}$, and dc bias current are 0 dBm and 59 mA in a VGA with an emitter resistor and -1.8 dBm and 71mA in a VGA with a constant current source, respectively.

• 전기전자학회논문지
• /
• 제19권4호
• /
• pp.465-471
• /
• 2015

An LC-tuned sinusoidal voltage-controlled oscillator (VCO) using temperature-stable linear operational transconductance amplifiers (OTAs) is presented. Its architecture is based on Hartley oscillator configuration, where the inductor is active one realized with two OTAs and a grounded capacitor. Two diode limiters are used for limiting amplitude. A prototype oscillator built with discrete components exhibits less than 3.1% nonlinearity in its current-to-frequency transfer characteristic from 1.99 MHz to 39.14 MHz and $220ppm/^{\circ}C$ frequency stability to the temperature drift over 0 to $75^{\circ}C$. The total harmonic distortion (THD) is as low as 4.4 % for a specified frequency-tuning range. The simulated phase noise of the VCO is about -108.9 dBc/Hz at 1 MHz offset frequency in frequency range of 0.4 - 46.97 MHz and property of phase noise of VCO is better than colpitts-VCO.

• 한국전자파학회논문지
• /
• 제8권1호
• /
• pp.13-21
• /
• 1997

본 논문에서는 능동 위상배열안테나(Active phased array antennas)의 구성소자로 사용될 수 있는 슬롯결합을 이용한 발진기형 능동안테나를 설계, 제작하였다. 배열 안테나 특히 평면 배열 얀테냐에 적합한 급전구조인 슬롯결합을 이용하여 방사소자와 능동회로룹 각각의 기판에 제작한 후 접지면의 슬롯을 통하여 전자기적으로 결합하였다 이와 같은 구조는 배열 안테나로 구성할 경우 단일 평면상에 안테나와 발진회로를 집적하는 구조에서 발생하는 안테나의 협대역 문제, 능동회로에 의한 기생방사, 집적의 문제 등을 해결할 수 있을 것이다. 본 논문에서 설계, 제작한 발진기형 능동안테나는 FET의 드레인 바이어스 전압을 조정하여 발진 주파수를 12.5 GHz를 중심으로 12.37 GHz에서 12.65 GHz까지 280 MHz (2.24%)의 주파수 범위를 선형적으로 조정할 수 있었다. 또한 주파수 가변범위 내에서의 출력이 5 dB 이내의 차이를 가짐으로서 거의 일정하였다. 따라서 본 논문에서 설계, 제작한 능동 안테나를 선형이나 평면의 능동 배열 안테나 소자로 사용할 수 있을 것이다.

• 대한전자공학회논문지TC
• /
• 제44권12호
• /
• pp.16-21
• /
• 2007

본 논문에서는 Composite Right/Left-Handed (CRLH) 전송 선로 (TL)와 pin 다이오드를 이용한 조절 가능한 부성 저항을 이용한 이중 대역 전압 제어 발진기에 대하여 연구하였다. CRLH 전송 선로는 이중 대역 주파수 조절 특성을 갖는 metamaterial 전송 선로를 만들 수 있다. CRLH 전송 선로의 이중 대역 동작은 CRLH 전송 선로의 주파수 오프셋과 위상 기울기에 의해서 얻어지고, 두 개의 동작 주파수들의 주파수 비율은 정수 배가 아닐 수 있다. 전압 제어 발진기의 각각의 주파수 대역은 독립적으로 동작해야 하므로 pin 다이오드를 이용한 조설 가능한 부성 저항을 사용하였다. 정전압을 pin 다이오드에 인가하였을 때, 전압 제어 발진기의 위상 잡음은 주파수 조절 범위 $2.423\sim2.597$ GHz에서 $-108.34\sim-106.67$ dBc/Hz @ 100 kHz이며, 역전압을 pin diode에 인가하였을 때는, 전압 제어 발진기의 위상 잡음이 주파수 조절 범위 $5.137\sim5.354$ GHz에서 $-114.16\sim-113.33$ dBc/Hz @ 100 kHz이다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.591-600
• /
• 2010

본 논문에서는 TSMC 0.13 ${\mu}m$ CMOS 공정을 사용하여 3가지 종류의 근거리 레이더용 저전력 교차 결합 전압 제어 발진기를 설계, 제작하였다. 기본적인 교차 결합 전압 제어 발진기는 24.1 GHz를 중심으로 발진하도록 설계되었고, 이를 기본으로 저전력 동작을 위한 subthreshold 발진기가 설계되었다. 특히 큰 트랜지스터를 사용해야 하는 subthreshold 발진기에서 기생 캐패시터에 의해 발진 주파수가 낮아지는 문제점을 개선하기 위해 이중 공진 회로 구조를 발진기에 사용하는 것이 시도되었다. 제작된 CMOS 전압 제어 발진기는 종류에 따라 1 MHz offset 주파수에서 -101~-103.5 dBc/㎐의 위상 잡음, -11.85~-15.33 dBm의 출력 전력, 그리고 475~852 MHz의 주파수 조정 범위들을 보였다. 전력 소모 측면에서는 기본적인 발진기가 5.6 mW를 사용하였고, 저 전력 subthreshold 회로는 3.3 mW를 사용하였다. 이중 공진 회로 구조의 subthreshold 발진기는 기본 발진기와 유사한 주파수 조정 범위를 유지하면서 상대적으로 작은 전력을 소모하고 개선된 위상 잡음 특성을 보였으며, 1 mW DC 전력 기준의 figure-of-merit(FOM)이 약 3 dB 가량 개선되어 -185.2 dBc의 값을 가졌다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.72-77
• /
• 2009

본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
• /
• pp.279-284
• /
• 2005

We investigated the impedance matching characteristics of UHF-band RFID tag antenna and tag chip for increased reading range. A voltage multiplier designed using 0.4 $\mu$m zero-$V_T$ MOSFET showed that DC output voltage of about 2 V can be obtained using standard CMOS process. The input impedance of the voltage multiplier was examined to achieve impedance matching to the RFID tag antenna using analytical and numerical approaches. The input impedance of the voltage multiplier could be varied in a wide range by selecting the size of MOSFET and the number of multiplying stages, and thus can be impedance matched to a tag antenna in presence of other tag circuit blocks. A meander line inductively-coupled RFID tag antenna operating at UHF band also shows the feasibility of impedance matching to tile RFID tag chip.