• 제목/요약/키워드: Trench Etching

검색결과 52건 처리시간 0.033초

트랜치 구조 및 강자성체 박막을 이용한 홀 센서의 감도 대칭성 구현 (Realization of sensitivity symmetry of Hall Sensor using Trench Structure and Ferromagnetic Thin Films)

  • 박재성;최채형
    • 전자공학회논문지SC
    • /
    • 제45권4호
    • /
    • pp.29-34
    • /
    • 2008
  • 일반적으로 종래의 3 차원 홀 센서는 일반적으로 $B_z$에 대한 감도가 $B_x,\;B_y$에 대한 감도의 약 1/10정도에 그친다. 따라서 본 연구에서는 새로운 구조를 갖는 3 차원 홀 센서를 제안하였다. 이방성 식각을 이용하여 트랜치를 형성함으로써 감도를 약 6배 증가시켰다. 또한 자속을 집속시키기 위하여 웨이퍼 후면에 강자성체 박막을 증착시킴으로써 $B_z$에 대한 감도를 $B_x,\;B_y$에 대한 감도의 약 80%정도로 증가시켰다. 제작된 센서의 감도는 각각 361V/A T, 335V/A T, 그리고 286V/A T로 측정되었다. 센서는 $360^{\circ}$ 회전체에 대해 사인파의 출력을 가졌다. 패키징 된 센서의 감응부의 면적은 $1.2{\times}1.2mm^2$이었다. 센서의 선형성은 오차가 ${\pm}3%$로 우수하였다. 제작된 센서의 분해능은 약 $1{\times}10^{-5}T$였다.

트랜치 구조를 갖는 3차원 홀 센서의 감도 개선에 관한 연구 (Sensitivity Improvement of 3-D Hall Sensor using Anisotropic Etching and Ni/Fe Thin Films)

  • 이지연;최채형
    • 마이크로전자및패키징학회지
    • /
    • 제8권4호
    • /
    • pp.17-23
    • /
    • 2001
  • 3차원 홀 센서는 두 개의 수평 자계($\chi$, y성분) 검출부와 한 개의 수직 자계(z 성분) 검출부를 갖는다. 종래의 3차원 홀 센서는 일반적으로 $B_{z}$에 대한 감도가 $B_\chi, B_y$에 대한 감도의 약 1/10정도에 그친다. 본 연구에서는 새로운 구조를 갖는 3차원 홀 센서를 제안하였다. 이방성 식각을 이용하여 트랜치를 형성함으로써 감도를 약 6배 증가시켰다. 또한 자속을 집속시키기 위하여 웨이퍼 후면에 강자성체 박막을 증가시킴으로써 $B_{z}$에 대한 감도를 $B_\chi, B_y$에 대한 감도의 약 80% 정도로 증가시켰다. 전류 3 mA를 인가했을 때, Ni/Fe 박막을 증착하여 제작된 센서의 감도는 $B_\chi, B_y$, B$_{z}$ 에 대하여 각각 120.1 mV/T, 111.7 mV/T, 그리고 95.3 mV/T로 측정되었다. 센서의 선형성을 오차가 $\pm$3%로 우수하였다.

  • PDF

블록 공중합체 박막을 이용한 텅스텐 나노점의 형성 (Fabrication of Tungsten Nano Dot by Using Block Copolymer Thin Film)

  • 강길범;김성일;김영환;박민철;김용태;이창우
    • 마이크로전자및패키징학회지
    • /
    • 제13권3호
    • /
    • pp.13-17
    • /
    • 2006
  • 밀도가 높고 주기적인 배열의 기공과 나노패턴이 된 텅스텐 나노점이 실리콘 산화물/실리콘 기판위에 형성이 되었다. 기공의 지름은 25 nm이고 깊이는 40 nm 이었으며 기공과 기공 사이의 거리는 60 nm이었다. nm 크기의 패턴을 형성시키기 위해서 자기조립물질을 사용했으며 폴리스티렌(PS) 바탕에 벌집형태로 평행하게 배열된 실린더 모양의 폴리메틸메타아크릴레이트(PMMA)의 구조를 형성했다. 폴리메틸메타아크릴레이트를 아세트산으로 제거하여 폴리스티렌만 남아있는 건식 식각용 마스크를 만들었다. 실리콘 산화막은 불소 기반의 화학반응성 식각법을 이용하여 식각했다. nm크기의 트렌치 안에 선택적으로 증착된 텅스텐 나노점을 만들기 위해서 저압화학기상증착(LPCVD)방법을 이용하였다. 텅스텐 나노점과 실리콘 트렌치의 지름은 26 nm 와 30 nm였다.

  • PDF

CHARACTERISITCS OF CHLORINE IND DUCTIVELY COUPLED PLASMAS AND THEIR SILICON ETCH PROPERTIES

  • Lee, Young-Jun;Kim, Hyeon-Soo;Yeom, Geun-Young;Oho, Kyung-Hee
    • 한국표면공학회지
    • /
    • 제29권6호
    • /
    • pp.816-823
    • /
    • 1996
  • Chlorine containing high density plasmas are widely used to etch various materials in the microelectronic device fabrication. In this study, the characteristics of inductively coupled $Cl_2(O_2/N_2$) plasmas and their effects on the formation of silicon etching have been investigated using a Langmuir probe, quadrupole mass spectrometry(QMS), X-ray photoelectron spectroscopy(XPS), and Scanning Electron Microscopy(SEM). The addition of oxygen for chlorine plasmas reduced ion current densities and chlorine radical densities compared to the nitrogen addition by the recombination of oxygen with chlorine. Also, when silicon is etched in $Cl_2/O_2$ plasmas, etch products recombined with oxygen such as $SiCl_xO_y$ emerged. However, when nitrogen is added to chlorine, etch products recombined with nitrogen or Si-N bondings on the etched silicon surface were not found. All the silicon etch characteristics were dependent on the plasma conditions such as ion density, radical density, etc. As a result sub micron vertical silicon trench etch profiles could be effectively formed using optimized etch conditions for $Cl_2/O_2\; and \;Cl_2/N_2$ gas combinations.

  • PDF

실리콘 건식식각과 습식식각을 이용한 신경 신호 기록용 탐침형 반도체 미세전극 어레이의 제작 (Fabrication of Depth Probe Type Semiconductor Microelectrode Arrays for Neural Recording Using Both Dry and wet Etching of Silicon)

  • 신동용;윤태환;황은정;오승재;신형철;김성준
    • 대한의용생체공학회:의공학회지
    • /
    • 제22권2호
    • /
    • pp.145-150
    • /
    • 2001
  • 대뇌 피질에 삽입하여 깊이에 따라 신경 신호를 기록하기 위한 탐침형 반도체 미세전극 어레이(depth-type silicon microelectrode array, 일명 SNU probe)를 제작하였다. 붕소를 확산시켜 생성된 고농도 p-type doping된 p+ 영역을 습식식각 정지점으로 사용하는 기존의 방법과 달리 실리콘 웨이퍼의 앞면을 건식식각하여 원하는 탐침 두께만큼의 깊이로 트렌치(trench)를 형성한 후 뒷면을 습식식각하는 방법으로 탐침 형태의 미세 구조를 만들었다. 제작된 반도체 미세전극 어레이의 탐침 두께는 30 $\mu\textrm{m}$이며 실리콘 건식식각을 위한 마스크로 6 $\mu\textrm{m}$ 두께의 LTO(low temperature oxide)를 사용하였다. 탐침의 두께는 개발된 본 공정을 이용해서 5~90 $\mu\textrm{m}$ 범위까지 쉽게 조절할 수 있었다. 탐침의 두께를 보다 쉽게 조절할 수 있게 됨에 따라 여러 신경조직에 필요한 다양한 구조의 반도체 미세전극 어레이를 개발할 수 있게 되었다. 본 공정을 이용해서 개발된 4채널 SUN probe를 사용하여 흰쥐의 제1차 체감각 피질에서 4채널 신경 신호를 동시에 기록하였으며, 전기적 특성검사에서 기존의 탐침형 반도체 미세전극, 텅스텐 전극과 대등하거나 우수한 신호대 잡음비(signal to noise ratio, SNR)특성을 가짐을 확인하였다.

  • PDF

첨가 가스에 따른 고밀도 트렌치 식각특성 연구 (A study of high density trench etching according to additive gas)

  • 김상기;박건식;구진근;박훈수;우종창;박종문;김보우;강진영
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
    • /
    • pp.245-246
    • /
    • 2008
  • 고밀도 트렌치 공정을 위해 HBr 가스를 주로하고 $CF_4$, $SiF_4$, $NF_3$, He-$O_2$ 등을 첨가 가스로 이용하여 트렌치 공정을 하였다. 트렌치 공정시 첨가가스 비에 따라 트렌치 형상이 다양하게 되었다. 이러한 형상은 트렌치 소자 제조시 트렌치 내부를 채울 경우 여러 가지 어려움이 발생되는데, 특히 트렌치 내부가 잘 채워지지 않고 void가 생길 경우 소자의 신뢰성에 많은 영향을 미칠 수 있다. 본 연구에서는 고밀도 트렌치를 병렬로 형성한 후 형성된 트렌치 내부를 잘 채울수 있는 고밀도 트렌치 공정을 연구하였다. 트렌치 형성시 HBr을 주가스로 하고, $NF_3$, $CF_4$, $SiF_4$ 를 비율을 각각 59:27:7:7로 했을 때 수십만 트렌치 형성 각도가 약 $89^{\circ}$로 매우 좋은 형상을 얻었다.

  • PDF

Refilled mask structure for Minimizing Shadowing Effect on EUV Lithography

  • Ahn, Jin-Ho;Shin, Hyun-Duck;Jeong, Chang-Young
    • 반도체디스플레이기술학회지
    • /
    • 제9권4호
    • /
    • pp.13-18
    • /
    • 2010
  • Extreme ultraviolet (EUV) lithography using 13.5 nm wavelengths is expected to be adopted as a mass production technology for 32 nm half pitch and below. One of the new issues introduced by EUV lithography is the shadowing effect. Mask shadowing is a unique phenomenon caused by using mirror-based mask with an oblique incident angle of light. This results in a horizontal-vertical (H-V) biasing effect and ellipticity in the contact hole pattern. To minimize the shadowing effect, a refilled mask is an available option. The concept of refilled mask structure can be implemented by partial etching into the multilayer and then refilling the trench with an absorber material. The simulations were carried out to confirm the possibility of application of refilled mask in 32 nm line-and-space pattern under the condition of preproduction tool. The effect of sidewall angle in refilled mask is evaluated on image contrast and critical dimension (CD) on the wafer. We also simulated the effect of refilled absorber thickness on aerial image, H-V CD bias, and overlapping process window. Finally, we concluded that the refilled absorber thickness for minimizing shadowing effect should be thinner than etched depth.

트렌치 식각 형상에 따른 신뢰성 향상 (The reliability enhancement according to the trench etching profile)

  • 김상기;이주욱;김관하;박훈수;김보우;구진근;강진영
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
    • /
    • pp.127-128
    • /
    • 2007
  • 고밀도 트렌치 게이트 전력소자 제조를 위해 HBr. He-$O_2$, $SiF_4$, $CF_4$ 등의 식각 가스를 이용하여 형성한, 트렌치 표면 거칠기 및 손상을 최소화 하여 고밀도 트렌치 게이트 전력소자를 제조하였다. 트렌치 형상 각도가 약 900일 경우 항복전압은 약 29 V인 반면, 트렌치 각도가 $88^{\circ}$일 경우 항복전압이 37V로 트렌치 형상에 따라 약 25%의 항복전압이 높아졌음을 알 수 있었다. n-채널 트렌치 게이트 전력소자의 전압-전류 측정 결과 트렌치 게이트 수가 45.000개일 때 게이트에 10 V를 인가했을 때 전류는 약 46 A로 측정되어 고밀도 트렌치 게이트 전력소자의 특성이 좋음을 알 수 있었다.

  • PDF

Electrical Characteristics of Triple-Gate RSO Power MOSFET (TGRMOS) with Various Gate Configurations and Bias Conditions

  • Na, Kyoung Il;Won, Jongil;Koo, Jin-Gun;Kim, Sang Gi;Kim, Jongdae;Yang, Yil Suk;Lee, Jin Ho
    • ETRI Journal
    • /
    • 제35권3호
    • /
    • pp.425-430
    • /
    • 2013
  • In this paper, we propose a triple-gate trench power MOSFET (TGRMOS) that is made through a modified RESURF stepped oxide (RSO) process, that is, the nitride_RSO process. The electrical characteristics of TGRMOSs, such as the blocking voltage ($BV_{DS}$) and on-state current ($I_{D,MAX}$), are strongly dependent on the gate configuration and its bias condition. In the nitride_RSO process, the thick single insulation layer ($SiO_2$) of a conventional RSO power MOSFET is changed to a multilayered insulator ($SiO_2/SiN_x/TEOS$). The inserted $SiN_x$ layer can create the selective etching of the TEOS layer between the gate oxide and poly-Si layers. After additional oxidation and the poly-Si filling processes, the gates are automatically separated into three parts. Moreover, to confirm the variation in the electrical properties of TGRMOSs, such as $BV_{DS}$ and $I_{D,MAX}$, simulation studies are performed on the function of the gate configurations and their bias conditions. $BV_{DS}$ and $I_{D,MAX}$ are controlled from 87 V to 152 V and from 0.14 mA to 0.24 mA at a 15-V gate voltage. This $I_{D,MAX}$ variation indicates the specific on-resistance modulation.

펄스 플라즈마를 이용한 라디칼 제어에 의한 실리콘 건식 식각시 RIE lag 개선에 관한 연구

  • 박완재;황기웅
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
    • /
    • pp.285-285
    • /
    • 2012
  • 본 논문에서는 HBr, O2 gas를 사용하여 나노급 반도체 디바이스에 응용되는 실리콘 트렌치 패턴의 건식 식각시 중요한 인자중의 하나인 RIE (Reactive Ion Etching) Lag현상에 관하여 연구하였다. 실험에서 사용된 식각 장치는 유도 결합 플라즈마(Inductively Coupled Plasma) 식각 장치로써, Source Power및 기판에 인가되는 Bias power 모두 13.56 MHz로 구동되는 장치이며, Source Power와 Bias Power 각각에 펄스 플라즈마를 인가할 수 있도록 제작 되어있다. HBr과 O2 gas를 사용한 트렌치 식각 중 발생하는 식각 부산물인 SiO는 프로파일 제어에 중요한 역할을 함과 동시에, 표면 산화로 인해 Trench 폭을 작게 만들어 RIE lag를 심화시킨다. Br은 실리콘을 식각하는 중요한 라디칼이며, SiO는 실리콘과 O 라디칼의 반응으로부터 형성되는 식각 부산물이다. SiO가 많으면, 실리콘 표면의 산화가 많이 진행될 것을 예측할 수 있으며, 이에 따라 RIE lag도 나빠지게 된다. 본 실험에서는 Continuous Plasma와 Bias Power의 펄스, Source Power의 펄스를 각각 적용하고, 각각의 경우 Br과 SiO 라디칼의 농도를 Actinometrical OES (Optical Emission Spectroscopy) tool을 사용하여 비교하였다. 두 라디칼 모두 Continuous Plasma와 Bias Power 펄스에 의해서는 변화가 없는 반면, Source Power 펄스에 의해서만 변화를 보였다. Source Power 값이 증가함에 따라 Br/SiO 라디칼 비가 증가함을 알 수 있었고, 표면 산화가 적게 형성됨을 예측할 수 있다. 이 조건의 경우, Continuous Plasma대비 Source Power 펄스에 의하여 RIE lag가 30.9 %에서 12.8 %로 현격히 개선된 결과를 얻을 수 있었다. 또한, 식각된 실리콘의 XPS 분석 결과, Continuous Plasma대비 Source Power 펄스의 경우 표면 산화층이 적게 형성되었음을 확인할 수 있었다. 따라서, 본 논문에서는 식각 중 발생한 Br과 SiO 라디칼을 Source Power펄스에 의한 제어로 RIE lag를 개선할 수 있으며, 이러한 라디칼의 변화는 Actinometrical OES tool을 사용하여 검증할 수 있음을 보여준다.

  • PDF