• Journal of Information Processing Systems
• /
• 제15권4호
• /
• pp.890-903
• /
• 2019

The single carrier frequency domain equalization (SC-FDE) technology is an important part of the broadband wireless access communication system, which can effectively combat the frequency selective fading in the wireless channel. In SC-FDE communication system, the accuracy of timing synchronization directly affects the performance of the SC-FDE system. In this paper, on the basis of Schmidl timing synchronization algorithm a timing synchronization algorithm suitable for FPGA (field programmable gate array) implementation is proposed. In the FPGA implementation of the timing synchronization algorithm, the sliding window accumulation, quantization processing and amplitude reduction techniques are adopted to reduce the complexity in the implementation of FPGA. The simulation results show that the algorithm can effectively realize the timing synchronization function under the condition of reducing computational complexity and hardware overhead.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.99-108
• /
• 1999

본 논문에서는 LMDS(Local Multipoint Distributed Services) 시스템의 역방향 채널에서 TDMA(Time D Division Multiple Access) 방식으로 ATM(Asynchronous Transfer Mode) 셀을 효율적으로 전송하기 위해 전치부호를 줄일 수 있는 블록복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스댐을 제안하고. 블록복 조의 동기성능을 향상시키기 위해 새로운 반송파 동기회로를 설계하였다. 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스템은 LMDS 환경에서 ATM 셀 단위의 버스트 데이터로 반송파 위상동 기. 심별 타이밍 동기, 슬롯 타이밍 동기 등을 수행할 때 전치부호를 아주 적게 사용하므로 효율적인 프레임 전송을 얻어질 수 있도록 하고 있다. 본 논문에서 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복 조 방식 시스템을 모의설험을 통하여 분석한 결과. 페이딩 환경에서 심벌 타이멍 옹기, 주파수 오프셋, 반송 파 위상동기할 때 전치부호를 아주 적게까지 줄이더라도 좋은 성능을 발휘함을 확인할 수 있었다.

• Journal of Communications and Networks
• /
• 제14권5호
• /
• pp.501-509
• /
• 2012

This paper proposes a joint timing synchronization, channel estimation, and data detection for the impulse radio ultra-wideband systems. The proposed timing synchronizer consists of coarse and fine timing estimation. The synchronizer discovers synchronization points in two stages and performs adaptive threshold based on the maximum pulse averaging and maximum (MAX-PA) method for more precise synchronization. Then, iterative channel estimation is performed based on the discovered synchronization points, and data are detected using the selective rake (S-RAKE) detector employing maximal ratio combining. The proposed synchronizer produces two signals-the start signal for channel estimation and the start signal for start frame delimiter (SFD) detection that detects the packet synchronization signal. With the proposed synchronization, channel estimation, and SFD detection, an S-RAKE receiver with binary pulse position modulation binary phase-shift keying modulation was constructed. In addition, an IEEE 802.15.4a channel model was used for performance comparison. The comparison results show that the constructed receiver yields high performance close to perfect synchronization.

• 대한전자공학회논문지SD
• /
• 제49권2호
• /
• pp.31-38
• /
• 2012

이 논문에서는 IEEE 802.11a OFDM MODEM SoC용 타이밍 동기화 블록에 대한 저면적 구조를 제안한다. IEEE 802.11a의 타이밍 동기화 블록은 큰 구현 면적을 필요로 한다. 제안된 자기 상관 방식의 타이밍 동기화 블록 구조는 전치 직접형 필터 구조를 사용하여 곱셈 연산을 최소화하였다. 또한 CSD(Canonic Signed Digit) 계수를 이용하는 기술과 Common Sub-expression Sharing 기술을 적용하여 곱셈연산을 저면적으로 구현하였다. 제안된 타이밍 동기화 블록 구조에 대하여 Verilog-HDL 코딩과 0.13 micron 공정을 사용하여 합성한 결과, 기존 구조와 비교하여 22.7%의 구현 면적 감소 효과를 얻을 수 있었다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.45-53
• /
• 2007

DTV수신기에서 송신신호를 완벽하게 복원하기 위해서는 채널의 영향으로 인해 파일롯의 위치가 바뀌고 위상이 틀어지는 것을 보상해주는 반송파 주파수 동기와 샘플링 클락 주파수와의 위상오차로 인해 발생하는 샘플링 타이밍 오차를 보상하는 심볼 타이밍 동기가 모두 획득되어야 한다. 심볼 타이밍 동기부는 일반적으로 다중레벨을 가지는 신호에 사용되는 가드너(Gardner)방법을 사용한다. 가드너 방법은 매 심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이다. 본 논문에서는 가드너 방법에서 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)가 수신파워레벨이 기준 파워레벨에서 크게 벗어날 경우 동기를 획득할 수 없는 문제점을 해결하기 위해 1단계로 가드너 타이밍 에러 검출기 블록 앞에 수신파워레벨을 계산하여 보정하는 블록을 추가하여 수신파워레벨을 보정한다. 2단계로 반송파 주파수동기와 심볼타이밍동기에 사용되는 PLL(Phase Locked Loop)회로의 빠른 동기 획득과 동기 획득 후 지터량을 줄이기 위하여 루프필터의 출력 값의 평균을 이용하여 옵셋량을 추정하여 추정된 옵셋의 변화율에 따라 단계적 대역폭을 가지는 적응적인 루프필터를 반송파 주파수 동기 회로와 심볼 타이밍동기 회로에 적용함으로써 최적의 동기성능을 얻는다.

• 한국통신학회논문지
• /
• 제41권9호
• /
• pp.1038-1040
• /
• 2016

본 논문은 기준 신호 기반 미세 시간 동기 기법을 제안한다. 제안 기법은 기준 신호를 이용하여 채널의 시간 임펄스 응답을 추정하고, 추정값의 통계학적 특성이 변하는 위치를 통해 시간 오차를 추정한다. 제안 기법이 다양한 채널 환경에서 기존 기법에 비해 미세 시간 동기 성능을 크게 개선할 수 있음을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.55-61
• /
• 2007

본 논문에서는 곱의 상관방식과 차분상관방식의 OFDM 심벌 동기타이밍방식에 있어서 멀티패스 채널 지연프로필의 각 수신지연파에서 OFDM 심벌 동기타이밍으로 검출될 확률식을 나타내 보인다. 여러 가지 지연확산의 채널들에 대해 행해본 컴퓨터시뮬레이션의 결과 상관의 동기타이밍 검출방식에서는 진폭이 가장 큰 지연파의 선두에서 동기타이밍을 취할 확률이 높게 나타나는데 대하여 차분방식에서는 언제나 제 1수신지연파의 선두에서 동기타이밍을 취할 확률이 높게 나타나는 특성을 보여준다. 이러한 결과를 통하여 본 논문에서는 채널의 지연확산 길이에 관계없이 OFDM신호의 동기타이밍을 0점과 -1점 심벌 동기타이밍을 취하는 것에서 BER의 성능차이를 보여준다.

• Journal of Positioning, Navigation, and Timing
• /
• 제3권4호
• /
• pp.163-170
• /
• 2014

A pseudolite is used as a GPS backup system, and is also used for the purpose of indoor navigation and correction information transmission. It is installed on the ground, and transmits signals that are similar to those of a GPS satellite. In addition, in recent years, studies on the improvement of positioning accuracy using the pseudorange measurement of a pseudolite have been performed. As for the effect of the time synchronization error between a pseudolite and a GPS satellite, a time synchronization error of 1 us generally induces a pseudorange error of 300 m; and to achieve meter-level positioning, ns-level time synchronization between a pseudolite and a GPS satellite is required. Therefore, for the operation of a pseudolite, a time synchronization algorithm between a GPS satellite and a pseudolite is essential. In this study, for the time synchronization of a pseudolite, "a pseudolite time synchronization method using the time source of UTC (KRIS)" and "a time synchronization method using a GPS timing receiver" were introduced; and the time synchronization performance depending on the pseudolite time source and reference time source was evaluated by designing a software-based pseudolite time synchronization performance evaluation simulation platform.

• 한국컴퓨터정보학회논문지
• /
• 제20권8호
• /
• pp.23-28
• /
• 2015

TPSN(Timing-sync Protocol for Sensor Networks), the representative of time synchronization protocol for WSN(wireless sensor networks), was developed to provide higher synchronization accuracy and energy efficiency. So, TPSN's approach has been referenced by so many other WSN synchronization schemes till now. However, TPSN has a collision problem due to simultaneous transmission among competing nodes, which causes more network convergence delay for a network-wide synchronization. A Polling-based scheme for TPSN is proposed in this paper. The proposed scheme not only shortens network-wide synchronization time of TPSN, but also reduce collision traffic which lead to needless power consumption. The proposed scheme's performance has been evaluated and compared with an original scheme by simulation. The results are shown to be better than the original algorithm used in TPSN.

• 한국통신학회논문지
• /
• 제33권11A호
• /
• pp.1124-1131
• /
• 2008

본 논문에서는 MIMO-OFDM 기반의 차세대 무선 LAN(Local Area Network) 시스템, IEEE 802.11n 드래프트 표준의 시간 동기화 구조의 알고리즘과 하드웨어 구조를 제안한다. 제안된 시간 동기화 구조는 일반적인 대략추정과 상세추정 과정으로 이루어져 있고 자기 상관기를 이용하여 구현하였고, 대략추정에서는 자기상관함수의 최대치에서 발생하는 평탄면 문제를 해결하기 위해 슬라이딩 윈도우를 사용하였고, 상세추정을 위해서는 긴 훈련 심볼(L-LTS)의 공액복소수 대칭특성을 이용하여 연산구조를 단순화하였다. 또한, 제안된 구조에서는 기존의 시간 동기에서 필요한 상호상관이 쓰이지 않았기 때문에 곱셈 연산량이 감소되며 하드웨어 복잡도를 감소시키기 위해서 복소수 곱셈기를 부호비트만으로 양자화하여 사용하였다. 시뮬레이션 결과에 따라, 제안된 시간 동기화 구조는 기존의 알고리즘보다 시간 동기화 실패 확률이 감소함을 확인하였고, 추후 IEEE 802.11n 표준의 주파수 동기 구조와 쉽게 결합될 수 있다는 장점이 있다.