• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 추계학술대회
• /
• pp.133-134
• /
• 2017

This paper analyzes switch Device losses and efficiency depending on SiC and Si devices. The switch devices loss is compared to Si and SiC-based elements through Threshold Voltage and Miller Platequ Voltage. And analyzed through comparison of each switching loss by experiment.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1994년도 하계학술대회 논문집 C
• /
• pp.1469-1471
• /
• 1994

This paper describes the structure and electrical characteristics of a shorted anode p-i-n switch. The device showed a significant improvement in the threshold voltage-to-holding voltage ratio, which is due to the suppression of the hole injection from the anode and to the gold gettering at the anode side. The shorted anode devices with a $100{\mu}m$ channel length have a threshold voltage of 300 volts and a holding voltage of 5.5 volts.

• 대한전자공학회논문지
• /
• 제22권4호
• /
• pp.1-7
• /
• 1985

본 논문에서는, drain 전압과 substrate bias에 종속적인 관계를 갖는 short-channel enhancement-mode IGFET의 threshold전압에 대한 보다 개선된 모델을 제시한다. 특히, 최근에 발표된 몇몇 모델들에 비해. short-channel effect에 의한 correction factor를 정확히 해석함으로써 오차를 충분히 줄일 수 있었으며, 본 모델을 이용하여 계산한 이론값은 약 1μm 정도의 채널 길이를 갖는 device에 대해서도 실험값과 잘 일치한다.

• Journal of the Optical Society of Korea
• /
• 제16권2호
• /
• pp.170-173
• /
• 2012

We present a method that enables dual threshold voltages in a vertical alignment liquid crystal device, through which the gamma shift can be reduced with no subsequent decrease in the contrast ratio. By forming polymer layers, the threshold voltage shift is accomplished through the utilization of the voltage drop effect. We expect that the proposed method can be applied to the conventional 4-domain mode in order to achieve an 8-domain mode without the need for complex driving schemes.

• 대한전자공학회논문지
• /
• 제14권2호
• /
• pp.10-16
• /
• 1977

Ge-Si-Te 비정질기억소자에서 기억스위칭을 여러가지 소자의 두께와 온도에 의해 변화되는 량으로 관찰하였다. 주어진 두께에서 문턱전압의 분포는 진성스위칭동작기구에 기여하는 강한 피크를 이루었다. 두께와 Vth의 좌표계에서 두께가 감소하면 문턱전압은 낮아지며 스위칭전계는 증가함을 보였다. 또한 문턱전압은 온도가 증가함에 따라 낮아짐을 알수있었으므로 Tg이하의 온도범위에서는 문턱전안을 낮출수있다는 사실을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.664-667
• /
• 2011

본 연구에서는 차세대 나노소자인 DGMOSFET에서 발생하는 단채널효과 중 하나인 문턱전압특성에 대하여 분석하고자 한다. 특히 포아송방정식을 풀 때 전하분포를 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차에 대하여 문턱전압의 변화를 관찰하고자 한다. 포아송방정식으로 부터 해석학적 전위분포 모델을 구하였으며 이를 이용하여 문턱전압을 구하였다. 문턱전압은 표면전위가 페르미전위의 두배가 될 때 게이트 전압으로 정의되므로 표면전위의 해석학적 모델을 구하여 문턱전압을 구하였다. 본 연구의 모델이 타당하다는 것을 입증하기 위하여 포텐셜 분포값을 수치해석학적 값과 비교하였다. 결과적으로 본 연구에서 제시한 포텐셜모델이 수치해석학적 시뮬레이션모델과 매우 잘 일치하였으며 DGMOSFET의 도핑분포 함수의 형태에 따라 문턱전압 특성을 분석하였다.

• 한국전자통신학회논문지
• /
• 제11권2호
• /
• pp.159-164
• /
• 2016

무선통신시스템은 한정된 에너지를 갖는 배터리를 사용하기 때문에 저전력 회로로 구현되어야 하며, 이를 위하여 주파수와 상관없이 일정한 전력을 나타내는 전류모드 회로가 연구되어왔다. 본 논문에서는 초저전력 동작이 가능하도록 Dynamic Voltage Scaling 전원을 유도하며, 전류모드 신호처리 중 메모리 동작에서 저장된 에너지가 누설되는 Clock-Feedthrough 문제를 최소화하는 전류메모리 회로를 제안한다. $0.35{\mu}m$ 공정의 BSIM3 모델로 Near-threshold 영역의 전원 전압을 사용한 시뮬레이션을 진행한 결과, 1MHz의 스위칭 동작에서 $2{\mu}m$의 메모리 MOS Width, $0.3{\mu}m$의 스위치 MOS Width, $13{\mu}m$의 Dummy MOS Width로 설계할 때, Clock-Feedthrough의 영향을 최소화시킬 수 있었으며 1.2V의 Near-threshold 전원전압에서 소비전력은 $3.7{\mu}W$가 계산되었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.2287-2290
• /
• 2003

The electrical characteristics of power devices such as BJT (Bipolar Junction Transistor), and MOSFET (Metal Oxide Field Effect Transistor), etc, are altered due to impinging photon radiation and temperature in the nuclear or the space environment. In this paper, BJT and MOSFET are the two devices subjected to ${\gamma}$ radiation. In the case of BJT, the current gain (${\beta}$) and the collector to Emiter breakdown voltage ($V_{CEO}$) are the two main parameters considered. When it was subjected to ${\gamma}$ rays, the ${\beta}$ decreases as the dose level increases, whereas, $V_{CEO}$ gradually increases as the dose level increases. In the case of MOSFET, the threshold voltage is decreasing as the dose level increases. Here it has been observed the decent rate is an increasing function of the threshold voltage. The on-resistance does not change with respect to the dose. Both the devices recover back the original specification after the annealing is finished. No permanent damage has been occurred.

• 한국전기전자재료학회논문지
• /
• 제11권11호
• /
• pp.969-974
• /
• 1998

The effects of $La_2O_3$on the microstructure and electrical characteristics of Pr-based ZnO varistors were investigated. The average grain size increased in the range of 21.9~56.3$\mu$ m with increasing $La_2O_3$additive content(0.0~2.0 mol%). La was, of course grain boundary, largely segregated at the nodal point. As $La_2O_3$additive content increases, threshold voltage and nonlinear coefficient decreased and leakage current increased. In particular, 2.0 mol% $La_2O_3$-added varistor exhibited low threshold voltage 17.0V/mm and nonlinear coefficient of about 6. Based on these results, this varistor can be said to be used as low-voltage varistor, if nonlinear coefficient is somewhat improved forward.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1990년도 추계학술대회 논문집 학회본부
• /
• pp.88-92
• /
• 1990

An accurate analytical threshold model is presented for fully depleted SOI which has a Metal-Insulator-Semiconductor-Insulator-Metal structure. The threshold voltage is defined as the gate voltage at which the second derivative of the inversion charge with respect to the gate voltage is maximum. Therefore the model is self-consistent with the measurement scheme. Numerical simulations show good agreement with the model with less than 3% error.