• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.140-141
• /
• 2007

To fabricate the metal-ferroelectric-insulator-semiconductor (MFIS) structure for the ferroelectric random access memory (FRAM) application, we prepared the ferroelectric $Sr_{0.9}Bi_{2.1}Ta_2O_9$ (SBT) and the insulator LaZrOx (LZO) thin films on the silicon substrate using a sol-gel method. In this study, we will investigate the feasibility of the SBT/LZO/Si structure as one of the promising gate configuration for the 1-transistor (1-T) type FRAM, by measurements of the electrical properties and the physical properties.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.140-140
• /
• 2010

Non-mass analyzed ion shower doping (ISD) technique with a bucket-type ion source or mass-analyzed ion implantation with a ribbon beam-type has been used for source/drain doping, for LDD (lightly-doped-drain) formation, and for channel doping in fabrication of low-temperature poly-Si thin-film transistors (LTPS-TFT's). We reported an abnormal activation behavior in boron doped poly-Si where reverse annealing, the loss of electrically active boron concentration, was found in the temperature ranges between $400^{\circ}C$ and $650^{\circ}C$ using isochronal furnace annealing. We also reported reverse annealing behavior of sequential lateral solidification (SLS) poly-Si using isothermal rapid thermal annealing (RTA). We report here the importance of implantation conditions on the dopant activation. Through-doping conditions with higher energies and doses were intentionally chosen to understand reverse annealing behavior. We observed that the implantation condition plays a critical role on dopant activation. We found a certain implantation condition with which the sheet resistance is not changed at all upon activation annealing.

• Journal of Sensor Science and Technology
• /
• v.30 no.5
• /
• pp.273-278
• /
• 2021

Here, we studied the change in the mechanical stiffness of a diaphragm according to the corrugation pattern. The diaphragm consists of a silicon oxide and nitride double layer; a corrugation pattern was formed by dry etching, and the diaphragm was released by wet etching. The fabrication of the thin film was verified using focused ion beam and scanning electron microscopy images. The mechanical stiffness of the diaphragm was obtained by measuring the surface vibration using a laser Doppler vibrometer while applying external sound pressure. Flat squares, diaphragms with square corrugations, and circular corrugation patterns were measured and compared. The stiffness of the diaphragm with a corrugation structure was found to be smaller than that without a corrugation structure; in particular, circular corrugation showed a better effect because of the high symmetry. Furthermore, the effect of corrugation was theoretically predicted. The proposed corrugated diaphragm showed comparable flexibility with the state-of-the-art MEMS microphone diaphragm.

• Journal of Sensor Science and Technology
• /
• v.30 no.1
• /
• pp.10-14
• /
• 2021

Wet etching is more economical than dry etching and provides a uniform etching depth regardless of wafer sizes. Typically, potassium hydroxide (KOH) and tetra-methyl-ammonium hydroxide (TMAH) solutions are widely used for the wet etching of silicon. However, there is a limit to the wet etching process when a material deposited on an unetched surface reacts with an etching solution. To solve this problem, in this study, an apparatus was designed and manufactured to physically block the inflow of etchants on the surface using a rubber O-ring. The proposed apparatus includes a heater and a temperature controller to maintain a constant temperature during etching, and the hydrostatic pressure of the etchant is considered for the thin film structure. A corrugation membrane with a diameter of 800 ㎛, thickness of 600 nm, and corrugation depth of 3 ㎛ with two corrugations was successfully fabricated using the prepared device.

• Proceedings of the KIEE Conference
• /
• 1995.07c
• /
• pp.1085-1087
• /
• 1995

A large leakage current may be one of the critical issues for poly-silicon thin film transistors(poly-Si TFTs) for LCD applications. In order to reduce the leakage current of poly-Si TFTs, several offset gated structures have been reported. However, those devices, where the offset length in the source region is not same as that in the drain region, exhibit the asymmetric electrical performances such as the threshold voltage shift and the variation of the subthreshold slope. The different offset length is caused by the additional mask step for the conventional offset structures. Also the self-aligned implantation may not be applicable due to the mis-alignment problem. In this paper, we propose a new fabrication method for poly-Si TFTs with a self-aligned offset gated structure by employing a photo resistor reflow process. Compared with the conventional poly-Si TFTs, the device is consist of two gate electrodes, of which one is the entitled main gate where the gate bias is employed and the other is the entitled subgate which is separate from both sides of the main gate. The poly-Si channel layer below the offset oxide is protected from the injected ion impurities for the source/drain implantation and acts as an offset region of the proposed device. The key feature of our new device is the offset lesion due to the offset oxide. Our experimental results show that the offset region, due to the photo resistor reflow process, has been successfully obtained in order to fabricate the offset gated poly-Si TFTs. The advantages of the proposed device are that the offset length in the source region is the same as that in the drain region because of the self-aligned implantation and the proposed device does not require any additional mask process step.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.262-262
• /
• 2016

최근 고해상도 디스플레이가 주목받으면서 기존 비정질 실리콘(a-Si)을 대체할 수 있는 재료에 관한 연구가 활발히 진행되고 있다. a-Si의 경우 간단한 공정 과정, 적은 생산비용, 대면적화가 가능하다는 장점이 있지만 전자 이동도가 매우 낮은 단점이 있다. 반면, 산화물 반도체는 비정질 상태에서 전자 이동도가 높으며 큰 밴드갭을 가지고 있어 투명한 특성을 나타낼 뿐만 아니라, 저온공정이 가능하여 기판의 제한이 없는 장점을 가지고 있다. 대표적으로 가장 널리 연구되고 있는 산화물 반도체는 a-IGZO(amorphous indium-gallium-zinc oxide)이다. 그러나 InZnO(IZO) 기반의 산화물 반도체에서 carrier suppressor 역할을 하는 Ga(gallium)은 수요에 대한 공급이 원활하지 못하여 비싸다는 단점이 있다. 그러므로 경제적이면서 a-IGZO와 유사한 전기적 특성을 나타낼 수 있는 suppressor 물질이 필요하다. 따라서 본 연구에서는 IZO 기반의 산화물 반도체에서 Ga을 Hf(hafnium), Zr(zirconium), Si(silicon)으로 대체하여 용액증착(solution-deposition) 공정으로 각각의 채널층을 형성한 back-gate type의 박막 트랜지스터(thin-film transistor, TFT) 소자를 제작하였다. 용액증착 공정은 물질의 비율을 자유롭게 조절할 수 있고, 대기압의 조건에서도 공정이 가능하기 때문에 짧은 공정시간과 저비용의 장점이 있다. 제작된 소자는 p-type Si 위에 게이트 절연막으로 100 nm의 열산화막이 성장된 기판을 사용하였다. 표준 RCA 클리닝 후에 각 solution 물질을 spin coating 방식으로 증착하였다. 이후, photolithography, develop, wet etching의 과정을 거쳐 채널층 패턴을 형성하였다. 또한, 산화물 반도체의 전기적 특성을 향상시키기 위해서 후속 열처리 과정(post deposition annealing, PDA)은 필수적이다. CTA 방식은 높은 열처리 온도와 긴 열처리 시간의 단점이 있다. 따라서, 본 연구에서는 $100^{\circ}C$ 이하의 낮은 온도와 짧은 열처리 시간의 장점을 가지는 MWI (microwave irradiation)를 후속 열처리로 진행하였다. 그 결과, 각 물질로 구현된 소자들은 기존 a-IGZO와 비교하여 적은 양의 carrier suppressor로도 우수한 전기적 특성 및 안정성을 얻을 수 있었다. 따라서, Si, Hf, Zr 기반의 산화물 반도체는 기존의 Ga을 대체하여 저비용으로 디스플레이를 구현할 수 있는 IZO 기반 재료로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.258-258
• /
• 2016

최근 디스플레이 산업의 발전에 따라 고성능 디스플레이가 요구되며, 디스플레이의 백플레인 (backplane) TFT (thin film transistor) 구동속도를 증가시키기 위한 연구가 활발히 진행되고 있다. 트랜지스터의 구동속도를 증가시키기 위해 높은 이동도는 중요한 요소 중 하나이다. 그러나, 기존 백플레인 TFT에 주로 사용된 amorphous silicon (a-Si)은 대면적화가 용이하며 가격이 저렴하지만, 이동도가 낮다는 (< $1cm2/V{\cdot}s$) 단점이 있다. 따라서 전기적 특성이 우수한 산화물 반도체가 기존의 a-Si의 대체 물질로써 각광받고 있다. 산화물 반도체는 비정질 상태임에도 불구하고 a-Si에 비해 이동도 (> $10cm2/V{\cdot}s$)가 높고, 가시광 영역에서 투명하며 저온에서 공정이 가능하다는 장점이 있다. 하지만, 차세대 디스플레이 백플레인에서는 더 높은 이동도 (> $30cm2/V{\cdot}s$)를 가지는 TFT가 요구된다. 따라서, 본 연구에서는 차세대 디스플레이에서 요구되는 높은 이동도를 갖는 TFT를 제작하기 위하여, amorphous In-Ga-Zn-O (a-IGZO) 채널하부에 화학적으로 안정하고 전도성이 뛰어난 SnO2 채널을 얇게 형성하여 TFT를 제작하였다. 표준 RCA 세정을 통하여 p-type Si 기판을 세정한 후, 열산화 공정을 거쳐서 두께 100 nm의 SiO2 게이트 절연막을 형성하였다. 본 연구에서 제안된 적층된 채널을 형성하기 위하여 5 nm 두계의 SnO2 층을 RF 스퍼터를 이용하여 증착하였으며, 순차적으로 a-IGZO 층을 65 nm의 두께로 증착하였다. 그 후, 소스/드레인 영역은 e-beam evaporator를 이용하여 Ti와 Al을 각각 5 nm와 120 nm의 두께로 증착하였다. 후속 열처리는 퍼니스로 N2 분위기에서 $600^{\circ}C$의 온도로 30 분 동안 실시하였다. 제작된 소자에 대하여 TFT의 전달 및 출력 특성을 비교한 결과, SnO2 층을 형성한 TFT에서 더 뛰어난 전달 및 출력 특성을 나타내었으며 이동도는 $8.7cm2/V{\cdot}s$에서 $70cm2/V{\cdot}s$로 크게 향상되는 것을 확인하였다. 결과적으로, 채널층 하부에 SnO2 층을 형성하는 방법은 추후 높은 이동도를 요구하는 디스플레이 백플레인 TFT 제작에 적용이 가능할 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.211.1-211.1
• /
• 2015

최근 용액 공정을 이용한 산화물 반도체에 대한 연구가 활발히 진행되고 있다. 넓은 밴드갭을 가지고 있는 산화물 반도체는 높은 투과율을 가지고 있어 투명 디스플레이에 적용이 가능하다. 기존의 박막 진공증착 방법은 진공상태를 유지하기 위한 장비의 가격이 비싸며, 대면적의 어려움, 높은 생산단가 등으로 생산율이 높지 않다. 하지만 용액 공정을 이용하면 대기압에서 증착이 가능하고 대면적화가 가능하다. 그리고 각각의 조성비를 조절하는 것이 가능하다. 이러한 장점에도 불구하고, 소자의 신뢰성이나 저온공정은 중요한 이슈이다. Instability는 threshold voltage (Vth)의 shift 및 on/off switching의 신뢰성과 관련된 parameter이다. 용액은 소자의 전기적 특성을 열화 시키는 수분 과 탄소계열의 불순물을 다량 포함 하고 있어 고품질의 박막을 형성하기 위해서는 고온의 열처리가 필요하다. 기존의 열처리는 고온에서 장시간 이루어지기 때문에 유리나 플라스틱, 종이 기판의 소자에서는 불가능하지만 $100^{\circ}C$ 이하의 저온 공정인 microwave를 이용하면 유리, 플라스틱, 종이 기판에서도 적용이 가능하다. 본 연구에서는 산화물 반도체 중에서 InGaZnO (IGZO)를 용액 공정으로 제작한 juctionless thin-film transistor를 제작하여 기존의 열처리를 이용하여 처리한 소자와 microwave를 이용해서 열처리한 소자의 전기적 특성을 한 달 동안 관찰 하였다. 또한 In:Zn의 비율을 고정한 후 Ga의 비율을 달리하여 특성을 비교하였다. 먼저 p-type bulk silicon 위에 SiO2 산화막이 100 nm 증착된 기판에 RCA 클리닝을 진행 하였고, solution InGaZnO 용액을 spin coating 방식으로 증착하였다. Coating 후에, solvent와 수분을 제거하기 위해서 $180^{\circ}C$에서 10분 동안 baking공정을 하였다. 이후 furnace열처리와 microwave열처리를 비교하기 위해 post-deposition-annealing (PDA)으로 furnace N2 분위기에서 $600^{\circ}C$에서 30분, microwave를 1800 W로 2분 동안 각각의 샘플에 진행하였다. 또한, HP 4156B semiconductor parameter analyzer를 이용하여 제작된 TFT의 transfer curve를 측정하였다. 그 결과, microwave 열처리한 소자의 경우 기존의 furnace 열처리 소자와 비교하여 높은 mobility, 낮은 hysteresis 값을 나타내었으며, 1달간 소자의 특성을 관찰하였을 때 microwave 열처리한 소자의 경우 전기적 특성이 거의 변하지 않는 것을 확인하였다. 따라서 향후 용액공정, 저온공정을 요구하는 소자 공정에 있어 열처리방법으로 microwave를 이용한 활용이 기대된다.

• Transactions on Electrical and Electronic Materials
• /
• v.15 no.6
• /
• pp.328-332
• /
• 2014

Thin film transistors (TFTs) with an amorphous silicon zinc tin oxide (a-2SZTO) channel layer have been fabricated using an RF magnetron sputtering system. The effect of the change of excitation electron on the variation of the total interfacial trap states of a-2SZTO systems was investigated depending on sputtering power, since the interfacial state could be changed by changing sputtering power. It is well known that Si can effectively reduce the generation of the oxygen vacancies. However, The a-2SZTO systems of ZTO doped with 2 wt% Si could be degraded because the Si peripheral electron belonging to a p-orbital affects the amorphous zinc tin oxide (a-ZTO) TFTs of the s-orbital overlap structure. We fabricated amorphous 2 wt% Si-doped ZnSnO (a-2SZTO) TFTs using an RF magnetron sputtering system. The a-2SZTO TFTs show an improvement of the electrical property with increasing power. The a-2SZTO TFTs fabricated at a power of 30 W showed many of the total interfacial trap states. The a-2SZTO TFTs at a power of 30 W showed poor electrical property. However, at 50 W power, the total interfacial trap states showed improvement. In addition, the improved total interfacial states affected the thermal stress of a-2SZTO TFTs. Therefore, a-2SZTO TFTs fabricated at 50 W power showed a relatively small shift of threshold voltage. Similarly, the activation energy of a-2SZTO TFTs fabricated at 50 W power exhibits a relatively large falling rate (0.0475 eV/V) with a relatively high activation energy, which means that the a-2SZTO TFTs fabricated at 50 W power has a relatively lower trap density than other power cases. As a result, the electrical characteristics of a-2SZTO TFTs fabricated at a sputtering power of 50 W are enhanced. The TFTs fabricated by rf sputter should be carefully optimized to provide better stability for a-2SZTO in terms of the sputtering power, which is closely related to the interfacial trap states.

• Journal of Information Display
• /
• v.9 no.4
• /
• pp.21-29
• /
• 2008

We studied both the wavelength and intensity dependent photo-responses (photofield-effect) in amorphous In-Ga-Zn-O (a-IGZO) thin-film transistors (TFTs). During the a-IGZO TFT illumination with the wavelength range from $460\sim660$ nm (visible range), the off-state drain current $(I_{DS_off})$ only slightly increased while a large increase was observed for the wavelength below 400 nm. The observed results are consistent with the optical gap of $\sim$3.05eV extracted from the absorption measurement. The a-IGZO TFT properties under monochromatic illumination ($\lambda$=420nm) with different intensity was also investigated and $I_{DS_off}$ was found to increase with the light intensity. Throughout the study, the field-effect mobility $(\mu_{eff})$ is almost unchanged. But due to photo-generated charge trapping, a negative threshold voltage $(V_{th})$ shift is observed. The mathematical analysis of the photofield-effect suggests that a highly efficient UV photocurrent conversion process in TFT off-region takes place. Finally, a-IGZO mid-gap density-of-states (DOS) was extracted and is more than an order of magnitude lower than reported value for hydrogenated amorphous silicon (a-Si:H), which can explain a good switching properties observed for a-IGZO TFTs.