• 대한전자공학회논문지SD
• /
• 제48권8호
• /
• pp.18-24
• /
• 2011

칩의 적층 기술이 적용된 TSV기반 3D IC로 진화함에 따라 새로운 문제점이 발생하게 되었다. Bonding 이후 다이간 TSV가 제대로 연결되었는지 테스트하지만 Redundnacy TSV에 대해서는 테스트하지 않는다. 그러나 더 높은 수율을 얻기 위해서는 redundancy TSV에 대한 연결 테스트를 수행해야 한다. redundancy TSV의 연결을 테스트하고 진단하여 고장 있는 TSV를 대체함으로써 더 높은 수율을 얻을 수 있다. 본 논문에서는 TSV기반 3D IC에서 다이간의 TSV 연결 테스트뿐 아니라 redundancy TSV 테스트를 위한 래퍼셀을 제안하고자 한다. 제안하는 래퍼셀은 하드웨어로 설계하였을 시 기존의 테스트패턴을 그대로 사용할 수 있고, 소프트웨어 설계 시에는 면적을 최소화할 수 있다.

• Journal of Biosystems Engineering
• /
• 제27권1호
• /
• pp.11-18
• /
• 2002

One of the major obstructing factors against managing dairy farm in Korea has been a shortage of roughage supply, which resulted in excessive abuse of concentrate feed. In order to solve this problem, production of the wrap silage by the winter cereal forages raised in the fallow paddy field is strongly recommended in Korea. The main objective is to develop a tractor attached round bale wrapper which can process the silage by wrapping the round bales with thin plastic films. This is the first half of the study which is divided by two parts. In this first part, bale wrapping process was analyzed, and based on this results the followings were designed, developed and tested. 1. Bale wrapper which haying the maximum capacity of 1 ton bale with various functions such as loading, wrapping, discharging the round bales and supplying and cutting wrap films was designed. 2. An actuator and its hydraulic circuit of each process were developed and tested. 3. Also, the variations of hydraulic pressure and engine speed were investigated by operating bale wrapper developed. In this test, maximum pressure of the hydraulic circuit for the bale wrapping was 130 kg/㎠ when it raised the bale, which was quite below the relief pressure of 170 kg/㎠ of hydraulic circuit. In the engine speed test, speed drop was 20∼67 rpm, which meant that there was no over-load operation. Therefore, the experiment proved that developed hydraulic circuit and mechanism is stable in bale wrapping operation

• 항공우주기술
• /
• 제8권2호
• /
• pp.41-53
• /
• 2009

본 연구는 차세대 항공 데이터 통신시스템(VDL Mode 2) 개발관련 탑재/지상 운용시험장비 및 VME 와 AOA네트워크 간의 인터페이스 (이하 KARI-Wrapper) 설계 부분을 기술하고 있다. 탑재/지상용 KARI-Wrapper 설계사양은 ARINC 618, 620, 622 문서를 바탕으로 분석하였고, 시스템 구성도를 작성하여 각 구성품간의 입출력 인터페이스를 설계하였다. 이러한 시스템 구성도 근거로 상/하향 데이터 송수신에 대한 시험을 수행하여 요구조건을 만족하는지 확인하였다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.131-136
• /
• 2013

칩 적층기술의 발달로 TSV(Through Silicon Via) 기반 3D IC가 개발되었다. 3D IC의 높은 신뢰성과 수율을 얻기 위해서는 pre-bond 와 post-bond 수준에서 다양한 TSV 테스트가 필수적이다. 본 논문에서는 pre-bond 다이의 TSV 연결부에서 발생하는 미세한 고장과 post-bond 적층된 3D IC의 TSV 연결선에서 발생하는 다양한 고장을 테스트할 수 있는 설계기술을 소개한다. IEEE 1500 표준 기반의 래퍼셀을 보완하여 TSV 기반 3D IC pre-bond 및 post-bond의 at speed test를 통하여 known-good-die와 무결점의 3D IC를 제작하고자 한다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제31권4호
• /
• pp.447-456
• /
• 2004

정보추출은 한 문서에서 그 문서의 중심적 의미를 나타내는 특정 구성요소를 인식하여 추출하는 작업으로서, 이질적인 여러 정보소스로부터 균일화된 정보추출을 수행하기 위해서는 각 정보소스에 맞는 정보추출 규칙을 생성해야 한다. 기존 정보추출 규칙의 생성 방법에는 전문가에 의한 수동 생성 방법과 에이전트 프로그램에 의한 자동 생성 방법이 있는데, 수동 생성은 규칙의 정확성은 보장되나 확장성과 효율성에 문제가 있고, 자동 생성은 확장성은 있으나 규칙 생성 자체의 어려움과 생성된 규칙의 신뢰성이 문제점으로 대두된다. 본 논문에서는 이러한 두 가지 방법의 문제점을 보완하여 추출 규칙의 정확성과 확장성을 동시에 제공하기 위해 지도 학습(supervised teaming)을 적용한 정보추출 규칙 생성 기법을 제안한다. 본 논문에서 제시하는 방법은 사용자 인터페이스 에이전트를 사용하여 정보추출 규칙 생성을 위한 단서 정보를 사용자로부터 받고 이 정보를 바탕으로 에이전트가 XML로 표현된 규칙을 생성하는 것이다. 결과적으로 정보추출 규칙의 수동 생성과 자동 생성을 혼합한 형태가 된다. 사용자 인터페이스 에이전트는 규칙의 생성 뿐 아니라 기존의 규칙을 수정하거나 확장하는데도 이용된다. 구인 광고와 논문모집 공고와 관련된 정보소스에 대해 이 방법을 테스트한 결과 다른 기법에서 추출하지 못했던 정보를 추출할 수 있었고, 성능 면에서도 80% 이상의 정확도와 재현 율을 보였다. 본 시스템은 추후 정보 중재자 에이전트와 같은 응용 분야에 적용시킬 수 있을 것으로 기대한다.

• 농업과학연구
• /
• 제47권1호
• /
• pp.43-58
• /
• 2020

Mulching plastic is used for the purpose of maintaining soil temperature, moisture, and weed and pest prevention in agriculture. Any remaining plastic after use may contaminate the soil and damage crop growth. To solve this problem, mulching plastic wrappers have been studied and developed, but the actual use rate is quite low due to their poor performance and frequent tearing of the plastic on the field. In this study, we developed a tractor attachable mulching plastic wrapper to minimize the tearing of the mulched plastic. The developed mulching plastic wrapper consists of hydraulic motors and pumps, valves, a microcontroller, and sensors. The collecting speed of the plastic mulch was calculated considering the tractor's travel speed and the radius of the collecting drum. A proportional controller was designed to control the rotating speed of the hydraulic motor as the plastic was wound around the collection drum and the radius increased. The performance of an indoor experiment was quite promising because the difference between the collecting speed predicted by the calculation and the actual collecting speed was 2.71 rpm. Based on a field verification test, the speed difference was max. 14.28 rpm; thus, the, proportional integral derivative (PID) controller needs to be considered to control the drum speed precisely. Another issue was found when the soil covered at the edge of the plastic was hardened or the road surface was uneven, the speed control was unstable, and the plastic was torn. In future research, vibrational plows will be equipped to break-up the harden soil for collecting the plastic smoothly.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.65-73
• /
• 2007

본 논문에서는 저비용 SoC 테스트를 위한 테스트 설계 기술에 대해서 다룬다. IEEE 1500 랩드 코어를 SoC TAP (Test Access Port) 을 통하여 스캔 테스트를 수행하는 방법을 제시하고, 지연고장 테스트를 위한 테스트 클럭 생성회로를 설계한다. TAP의 신호만을 이용하여 SoC 테스트를 수행함으로써 테스트 핀 수를 줄일 수 있고, SoC 내부의 회로를 사용하여 지연고장 테스트를 수행함으로써 저가의 테스트 장비를 사용할 수 있다. 실험을 통하여 제시한 방식의 효율성을 평가하고, 서로 다른 주파수의 클럭을 사용하는 여러 코어의 지연고장 테스트를 동시에 수행 할 수 있음을 확인한다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.97-106
• /
• 2004

본 논문에서는 내장 코어 기반 SOC의 테스트를 위한 새로운 테스트 전략을 제안한다. SOC 테스트는 전체 테스트 시간을 얼마나 줄일 수 있는가에 따라서 그 성능을 평가할 수 있다. SOC를 구성하는 코어에 대한 테스트 시간은 코어에 구성된 테스트 래퍼 구조에 의해서 결정되며, 테스트 래퍼는 TAM을 사용하기 때문에 결국 TAM에 할당되어 있는 스캔 체인의 길이에 의해서 결정된다. 따라서 SOC 설계 단계에서 테스트를 고려한 설계가 이뤄져야 하며 효율적인 테스트를 위해서는 테스트 전략을 잘 세워야 한다. 기존의 테스트 기법은 모두 SOC 전체 TAM 라인들을 몇 개의 그룹으로 나누고 코어에 할당된 스캔 체인들을 TAM 라인에 적절히 분배해서 코어의 테스트 시간과 SOC 전체의 테스트 시간을 모두 최소화 할 수 있는 구조를 만드는 방법이었다 하지만 이는 NP 문제로 모든 조합에 대한 시도를 통해서 최적의 곁과를 찾는 것이 불가능하다. 본 논문에서는 이 문제에 대한 새로운 방법을 제안하고 그 효율성을 증명한다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.74-79
• /
• 2006

Advanced Microcontroller Bus Architecture (AMBA) 기반 System-on-Chip (SoC)에서는 기능적 테스트를 위해 ARM사의 Test Interface Controller (TIC)를 사용한다. 따라서 구조적 스캔 테스트 패턴도 TIC와 AMBA 버스를 통해 인가하면서 스캔입력과 출력을 동시에 수행할 수 없다는 단점이 있다. 본 논문에서는 ARM 코어를 사용하는 SoC 테스트를 위한 AMBA based Test Access Mechanism (ATAM)을 제안한다. 기존 TIC와의 호환성을 유지하고 스캔 입력과 출력을 동시에 할 수 있으므로 고가의 Automatic Test Equipment (ATE)를 통한 테스트 시간을 대폭 절감할 수 있다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.71-81
• /
• 2008

본 논문에서는 새로운 On-Chip 버스로 다중처리 기반의 GALDS 버스 구조를 제안하였고 성능을 검증하였다. 제안된 GALDS 버스 구조는 멀티 마스터 멀티 슬레이브의 다중 처리를 지원하는 세그먼트(segment) 기반의 고성능의 양방향 다중처리 버스 구조(bi-direction multitasking bus architecture)이다. 또한, 시스템의 태스크(task) 분석에 의해서, 버스는 버스 동작 주파수의 배수 값을 갖는 주파수 사이에서 각각의 IP에 최적화된 동작 주파수를 선택하기 때문에 전체 전력 소모를 줄일 수 있다. 서로 다른 동작 주파수를 입력받은 IP들 간의 효율적인 데이터 통신을 위하여, 본 구조에서는 비동기 양방향 FIFO를 기반으로 하는 비동기 Wrapper 설계하였다. 또한, 버스 세그먼트의 추가만으로 시스템의 쉬운 확장이 가능하기 때문에, 제안된 구조는 IP 재사용 및 구조적 변경이 용이한 장점을 갖는다. 제안된 버스의 검증을 위해 4-마스터/4-슬레이브를 가지는 4-세그먼트의 버스와 비동기 Wrapper를 Verilog HDL을 이용하여 구현하였다. 버스의 다중처리동작 검증은 버스와 IP의 동작 주파수 비가 1:1, 1:2, 1:4, 1:8인 경우를 기준으로 시뮬레이션을 통해 마스터 IP에서 슬레이브 IP 사이의 데이터 읽기 및 쓰기 전송 동작을 확인하였다. 데이터 전송은 Advanced Microcontroller Bus Architecture(AMBA)과 호환 가능한 16 Burst Increment 모드로 하였다. 제한된 GALDS 버스의 최대 동작 지연시간은 쓰기 동작 시 22 클럭, 읽기 동작 시 44 클럭으로 확인되었다.