• 한국환경복원기술학회지
• /
• 제17권5호
• /
• pp.29-41
• /
• 2014

최근 생태계 서비스의 가치를 정량화하고, 경제적 보상을 통해 보전할 수 있도록 하는 생태계 서비스 직불제 (Payment for Ecosystem Services, PES)에 대한 연구가 활발히 진행되고 있다. PES를 정책에 반영시키는 것은 생태계 보전과 빈곤경감을 동시에 달성할 수 있는 방안으로 여겨지면서, 주로 개발도상국에서 적극적으로 도입하고 있다. 그 중, 베트남은 선구적으로 PES를 범국가적인 법 제정을 통해 시행하고 있으나, 공간적 정량화를 통한 광범위한 생태계 서비스 평가는 부족한 실정이다. 본 연구에서는 북부 베트남에서 수도 하노이를 흐르는 홍강(Red River)의 상류인 Da 강 유역을 중심으로 수문학적 생태계 서비스를 평가를 통해 우선보전산림을 설정하고자 하였다. 우선 평가를 위해 기본적인 최신의 토지피복지도를 구축하고자 Landsat영상을 통해 토지피복분류를 수행하였다. 그리고 이 지역의 수자원공급 및 토사 유실량 방지의 수문학적 생태계서비스를 평가하기 위해 물수지이론 및 USLE 공식을 도입하였으며, 이를 통해 도출된 서비스량을 산림지역에 한정하여 서비스공급 우위지역을 도출함으로써 우선보전 산림지역으로 설정하도록 제안하고자 하였다. 그 결과, 산림지역 내에서도 지형, 기후, 토지피복에 따라 생태계서비스공급량의 범위가 달라짐을 확인하였으며, 수문학적 생태계 서비스 공급우위지역은 푸롱산(Mt. Phu Luong), 판시판산(Mt.Fanxipan), 호앙리엔 국립공원(Hoang Lien National Park) 등으로 나타났다. 이 연구의 결과는 Da 강 유역에서 생태계 서비스 보전을 위한 우선 지역을 확인하는 것뿐만 아니라, 어느 지역의 토지소유주가 더 보상받아야 하는지를 판별하는데 이용함으로써 보상공유(Benefit Sharing) 달성에 기여할 수 있을 것이다.

• 한국전자파학회논문지
• /
• 제28권4호
• /
• pp.318-327
• /
• 2017

능동위상배열안테나는 정밀한 빔의 형성과 성능 확인을 위해 근접전계 수신시험이 요구된다. 그에 따른 근접전계 수신시험을 통해 모노펄스 기능을 활용하기 위한 보상값을 획득하게 된다. 하지만, 많은 주파수 채널을 사용하는 레이다의 경우 많은 시간과 노력이 요구된다. 효율적인 레이다 개발과 생산을 위해서는 선택적으로 주파수 채널을 선정하고, 그 측정값을 기준으로 측정하지 않은 주파수 채널의 보상값을 보간법을 통해 예측하여 획득할 수 있다. 이와 같은 방법으로 보상값의 위상각 정보를 획득할 경우, 합, 차 채널간의 위상변화량을 확인할 필요성이 있다. 위상의 측정은 랩핑으로 인하여 비선형 현상이 나타날 수 있기 때문이다. 일반적인 레이다의 경우, 합, 차 채널의 전기적 길이가 유사하게 설계되지만, 특정 목적으로 전기적 길이 차이가 발생할 경우, 랩핑 현상으로 인해 보간법의 오류를 발생할 수 있다. 본 논문에서는 전기적 길이 차이에 의해 발생되는 보간법의 오류를 확인하고, 하나의 주파수 선택 방안을 제시한다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.