• Journal of Computing Science and Engineering
• /
• 제6권2호
• /
• pp.105-118
• /
• 2012

We propose two new approaches that automatically parallelize Java programs at runtime. These approaches, which rely on run-time trace information collected during program execution, dynamically recompile Java byte code that can be executed in parallel. One approach utilizes trace information to improve traditional loop parallelization, and the other parallelizes traces instead of loop iterations. We also describe a cost/benefit model that makes intelligent parallelization decisions, as well as a parallel execution environment to execute parallelized programs. These techniques are based on Jikes RVM. Our approach is evaluated by parallelizing sequential Java programs, and its performance is compared to that of the manually parallelized code. According to the experimental results, our approach has low overheads and achieves competitive speedups compared to the manually parallelizing code. Moreover, trace parallelization can exploit parallelism beyond loop iterations.

• 한국정보처리학회논문지
• /
• 제2권1호
• /
• pp.75-80
• /
• 1995

이 논문에서는 데이타 통신에서 발생되는 오류를 정정하기 위해 많이 사용되고 있는 RS 부호의 3항 기약다항식에서 새로운 Trace연산 알고리즘에 대해 고찰한다. 이 방법은 기존의 방법에 비해 Trace을 간단한 연산으로 구할 수 있다. 이 새로운 알고리 즘은 복잡한 연산을 피함으로써 연산시간을 줄일 수 있고, 복호화 과정을 간략히 할 수 있어서, 같은 정도의 데이터 신뢰도를 얻는데 효과되는 노력을 감소시킬 수 있다. 새로운 Trace 연산 알고리즘과 기존의 Trace 정의에 따른 방법은 SUN SPARC2 workstation상에서 C-언어로 구현한 결과를 비교, 분석하였다.

• 한국압력기기공학회 논문집
• /
• 제20권1호
• /
• pp.32-38
• /
• 2024

The best estimate plus uncertainty methodologies for loss-of-coolant accident analyses make use of the best-estimate codes and relevant experimental databases. Inherently, best-estimate codes have various uncertainties in the model parameters, which can be quantified by the dedicated experimental database. Therefore, this study was devoted to establishing procedures for identifying the input parameters of predictive models and quantifying their uncertainty ranges. The rod bundle heat transfer experiments were employed as a representative reflood separate effect test, and the TRACE code was utilized as a best-estimate code. In accordance with the present procedure for uncertainty quantification, the integrated list of the influential input parameters and their uncertainty ranges was obtained through local sensitivity calculations and screening criteria. The validity of the procedure was confirmed by applying it to uncertainty analyses, which checks whether the measured data are within computed ranges of the variables of interest. The uncertainty quantification procedure proposed in this study is anticipated to provide comprehensive guidance for the conduct of uncertainty analyses.

• 융합신호처리학회논문지
• /
• 제13권4호
• /
• pp.194-200
• /
• 2012

본 논문에서는 S.Bostas와 V.Kumar[7]에 의하여 제안되고 $GF(2^n)$에서 정의되는 부호계열 발생알고리즘을 분석하고, 길이 n인 이진벡터로 이루어지는 벡터공간 $F_2$으로부터, 두 원소로 정의되는 공간 $F_2$로 사상할 수 있는 부울함수를 이용하여 발생기 구성 함수를 도출하였다. 차수 n=5와 n=7인 두 종류의 최소 다항식을 이용한 피드벡 쉬프트레지스터를 기반으로 Trace 함수로부터 부호계열 발생기 구성 부울함수를 도출하고 발생기를 설계 구성하였으며 이를 이용하여 두 종류의 부호계열 군을 발생하였다. 발생된 부호계열의 주기는 각각 31과 127로서 주기 $L=2^n-1$을 만족하고 ${\tau}=0$을 제외한 자기상관함수 값과 상호상관함수 값이 각각 {-9, -1, 7}과 {-17, -1, 15}로서 상관함수 값 $R_{i,j}({\tau})=\{-2^{(n+1)/2}-1,-1,2^{(n+1)/2}-1\}$의 특성을 만족하였다. 이 결과로부터 부울함수를 이용한 부호계열 발생기 설계와 구성이 타당함을 확인하였다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 2006년도 하계종합학술발표회 논문 초록집
• /
• pp.573-573
• /
• 2006

• 대한전자공학회논문지SD
• /
• 제40권1호
• /
• pp.36-44
• /
• 2003

본 논문에서는 비터비 디코더의 디코딩과정에서 trace-forward 과정이후. trace-back 동작 없이 decision bit를 결정 가능한 구조로 설계하여 사용 메모리 크기와 동작 cycle에서 이득을 가지는 변형된 레지스터 교환(modified register exchange) 방식을 제안하였다. 제안된 구조는 시뮬레이션에 의해 trace-back이 있는 기존의 방식과 동일한 결과를 나타냄을 확인하였으며, 변형된 레지스터 교환 방식과 기존의 레지스터 교환 방식, 그리고 trace-back 방식과 비교하였다. 제안한 방식은 다른 방식들에 비해 메모리를 1/(5 x constraint length)로 줄일 수 있고, trace-back 방식에 비해 throughput을 2배 향상시켰다. 변형된 레지스터 교환 방식을 적용한 비터비 디코더의 동작을 검증하기 위해 code rate 2/,3, constraint length, K가 3인 디코더를 radix-4 구조의 1 bit 디코딩 방식으로 설계하여 FPGA(field programmable gate away)를 이용하여 구현하고 측정을 통해 오류 정정 작용을 확인하였다. 또한 블록 디코딩 방식에도 적용할 수 있음을 보였다.

• 융합보안논문지
• /
• 제18권5_1호
• /
• pp.19-24
• /
• 2018

지금까지 오랜 시간 동안 범용 프로세서는 개발자에게 버그 수정을 할 수 있는 도구들을 제공하기 위해 전용 하드웨어/소프트웨어 트레이싱 모듈을 제공했다. 전용 하드웨어 트레이서는 성능 분석 및 디버깅에 모두 사용되는 막대한 양의 데이터를 로그로 실시간으로 생성한다. 프로세서 트레이스 (PT)는 CPU에서 실행되는 분기를 추적하는 Intel CPU를 위한 새로운 하드웨어 기반 추적 기능으로 최소한의 노력으로 모든 실행 코드의 제어 흐름을 재구성할 수 있다. 이러한 하드웨어 트레이스 기능들은 운영체제에 통합되어 프로파일 링 및 디버깅 메커니즘과의 긴밀한 통합이 가능하게 되었다. 본 논문에서는 윈도우 환경에서 PT가 제공하는 기능을 이용하여 실시간 트레이스 및 악성코드 검출을 위한 기본 데이터를 제공하는 확장된 PT 디코더 구조를 제안하였다.

• 융합보안논문지
• /
• 제19권1호
• /
• pp.97-101
• /
• 2019

운영 체제의 코어에 Intel PT가 포함된 경우, 크래시 발생 시 디버거는 프로그램 상태를 검사할 수 있을 뿐만 아니라 크래시를 발생시킨 제어 플로우를 재구성할 수 있다. 또한, 커널 패닉 및 기타 시스템 정지와 같은 상황을 디버그하기 위해 실행 트레이스 범위를 전체 시스템으로 확장할 수도 있다. 2세대 PT인 WinIPT 라이브러리는 Windows 10 (버전 1809/Redstone 5)에서 제공하는 IOCTL 및 레지스트리 메커니즘을 통해 프로세스 별 및 코어 별 트레이스를 실행할 수 있는 추가 코드가 포함된 Intel PT 드라이버를 포함하고 있다. 즉 기존 1세대 PT에서 비정규화된 방식으로만 제한적인 접근이 가능했던 PT 트레이스 정보를 2세대 PT에서는 운영 체제에서 제공하는 IOCTL 및 레지스트리 메커니즘을 통해 프로세스 별 및 코어 별 트레이스를 실행할 수 있게 되었다. 본 논문에서는 1/2세대 PT를 이용하여 윈도우 환경에서 PT 데이터 패킷의 수집 저장 디코딩 및 악성코드 검출을 위한 방법을 비교 설명하였다.

• Nuclear Engineering and Technology
• /
• 제44권7호
• /
• pp.719-726
• /
• 2012

The object of this work is the validation and assessment of the TRACE v5.0 code using the scaled test ATLAS1 facility in the context of a DVI2 line break. In particular, the experiment selected models the 50%, 6-inch break of a DVI line. The same experiment was also adopted as a reference test in the ISP-503. The ISP-50 was proposed to, and accepted by, the OECD/NEA/CSNI due to its technical importance in the development of a best-estimate of safety analysis methodology for DVI line break accidents. In particular, the behavior of the two-phase flow in the upper annulus downcomer was expected to be complicated. What resulted was the need for relevant models to be implemented into safety analysis codes, in order to predict these thermal hydraulic phenomena correctly.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1045-1051
• /
• 2003

Turbo code를 비롯한 concatenated code를 복호하기 위한 알고리즘 중에서 SOVA(soft output Viterbi algorithm)는 최적의 MAP(maximum a posteriori) 알고리즘이나 준최적인 Max-Log-MAP 알고리즘에 비해서 성능은 다소 떨어지는 반면에 계산량이 가장 적은 알고리즘이다. 본 논문에서는 SOVA 구현을 위한 soft decision 값을 갖는 출력 계산과 trace-back 연산을 모든 competing path에 대해서 동시에 진행함으로써 복호 시간을 줄이는 방법을 제안한다. 또한 전체 블록을 부블럭으로 나누어서 제안하는 알고리즘을 적용하여 memory를 효율적으로 사용하는 기법을 제안한다. 3GPP 표준에서 사용되는 turbo code를 이용한 성능분석 결과 제안하는 알고리즘이 기존의 SOVA 구현 기법과 동일한 결과를 보이면서 65%∼75% 정도의 계산량 만을 필요로 하는 것을 알 수 있었다.