• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 추계학술대회 초록집
• /
• pp.50.2-50.2
• /
• 2010

Indium Tin Oxide (ITO)는 투과도가 높고, 전기 전도도가 뛰어나 TFT, 태양전지 등 여러 가지 산업에서 전극의 재료로 널리 사용되고 있다. 전극의 재료로써 가장 중요하게 고려되어야 할 사항 중의 하나는 전극과 접촉하는 물질과의 접촉 저항이다. 특히, 태양전지에서 높은 접촉 저항은 셀을 직렬저항 요소를 증가시켜 태양전지의 효율 저하를 가져 온다. 본 연구에서는 ITO를 실리콘 태양전지에 적용하기 위하여, ITO - n-type emitter간, ITO - Ag 간의 접촉 특성을 Transfer Length Method(TLM)을 통하여 분석하였다. p-type 실리콘의 전면을 도핑하여 pn접합을 형성한 후, 그 위에 ITO 패턴을 형성하여 ITO-emitter 간의 접촉 특성을 측정하였고, 두껍게 증착한 SiNx 박막 전면에 ITO를 증착한 후, Ag 패턴을 형성하여 ITO-Ag간의 접촉 특성을 측정 하였다. 측정 결과, ITO와 emitter 간의 접촉 비저항은 $0.9{\Omega}-cm^2 $을 나타내었고, ITO와 Ag와의 접촉 비저항은 $0.096{\Omega}-cm^2 $을 나타내었다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1064-1068
• /
• 2020

논문에서는 65 kHz 장파대역을 사용하는 단축형 지선식 안테나의 전파 장애물에 의한 근거리 전파전파 특성을 분석하였다. 구축되는 65 kHz 장파대역 단축형 지선식 안테나를 모델링하고, 전파 장애물인 산 높이와 안테나 근접도에 따른 모델링을 통하여 전파 장애물이 안테나 전파 특성에 미치는 영향을 분석하였다. 일반적인 송신 안테나 사이트에 인접한 산 높이와 안테나와의 이격거리를 적용할 경우, 약 1.7 dB 이내의 전계 강도 변화가 발생되었다. 그러나 전파 장애물과 안테나와의 일정한 이격거리 이상에서는 전파 장애물에 의한 영향이 무시될 정도의 전파전파 특성을 나타내었다. 본 논문의 결과는 65 kHz 동작 주파수를 갖는 송신국 안테나 사이트 설계 및 구축 운영에 활용될 수 있다.

• 한국정보통신학회논문지
• /
• 제13권8호
• /
• pp.1653-1658
• /
• 2009

SoC(System on a Chip)는 버스 아키텍처 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 등과 같이 데이터 트랜잭션을 발생시키는 블록이고, 슬레이브는 SRAM, SDRAM, 레지스터 등과 같이 데이터 트랜잭션에 응답하는 블록이다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 SoC의 성능이 크게 바뀔 수 있다. 본 논문에서 우리는 아비터에 대해 TLM(Tranction Level Model) 방법을 이용하여 다양한 중재 방식의 특성을 비교하였다. 일반적으로 사용되는 중재방식으로는 fixed priority 방식, round-robin 방식, TDMA 방식, Lottery bus 방식 등이 있는데, 이 중재 방식들의 장점과 단점을 분석하였다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.50-56
• /
• 2009

SoC(System on Chip)는 버스 아키텍처 안에 여러 개의 마스터, 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 둥과 같이 데이터 트랜잭션을 발생시키는 블록이고, 슬레이브는 SRAM, SDRAM, 레지스터 등과 같이 데이터 트랜잭션에 응답하는 블록이다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 SoC의 성능이 크게 바뀔 수 있다. 일반적인 중재 방식에는 fixed priority 방식, round-robin 방식, TDM 중재 방식 등이 있다 본 논문에서는 TLM 알고리즘을 구성하여 일반적인 중재방식을 TLM 시뮬레이션을 통해 비교 분석하였다. 또한 새로운 중재 방식인 하이브리드 버스 중재 방식을 제안하고 다른 중재 방식과 비교하여 성능을 검증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제26권8호
• /
• pp.209-220
• /
• 2021

지방제외체질량(lean mass) 및 지방량(fat mass)과 같은 체성분이 골밀도에 미치는 영향은 매우 복잡하고 다양하게 나타나는 것으로 알려져 있다. 본 연구에서는 전국민을 대상으로 한 표본조사로부터 얻은 질병관리본부의 국민건강영양조사 2008-2011년 자료를 이용하여 50세 이상 남성(N=2,139) 및 폐경후여성(N=2,193)에서 체성분과 골밀도와의 관련성에 대해 조사하고자 하였다. 골다공증약물을 사용한 경우 및 골밀도에 영향을 미치는 질환 및 악성질환 등이 있는 대상은 제외하였다. 신체계측, 설문조사, 혈액검사 등과 함께 이중에너지흡수방사선을 이용하여 요추 및 대퇴골에서 골밀도를 측정하였고, 총지방제외체질량(TLM; total lean mass), 총지방량(TFM; total fat mass), 몸통지방량(TrFM; truncal fat mass) 등을 측정하였다. 체성분 지표들과 요추 및 대퇴골 골밀도는 유의한 양의 상관관계를 보였다. 연령, 체질량지수, 월 가구수입, 교육수준, 신체활동, 1일 칼슘섭취량, 혈중 비타민 D 농도를 포함하는 다중회귀분석을 시행한 결과 남녀 모두에서 TLM이 증가할수록 요추 및 대퇴골 골밀도가 유의하게 증가하였다. TLM의 가장 낮은 사분위수에 해당하는 군에서 요추 및 대퇴골 골밀도는 남녀 모두에서 다른 사분위수에 해당하는 군에 비해 유의하게 낮았다. TrFM은 위의 교란요인들을 보정한 이후 남성에서는 대퇴골전체 골밀도와 여성에서는 대퇴골경부 골밀도와 음의 상관관계를 보였다. 결론적으로 TLM은 50세 이상 남성 및 폐경후여성에서 골밀도를 유지하는데 매우 중요한 인자임을 확인할 수 있었다.

• 전자공학회논문지CI
• /
• 제45권5호
• /
• pp.1-7
• /
• 2008

일반적인 버스 아키텍처는 공용버스 내에 마스터와 슬레이브, 아비터, 디코더 등으로 구성되어 있다. 특히 여러 마스터들이 동시에 버스사용 권리를 받을 수 없으므로, 아비터가 공용버스와 마스터 사이에서 중재하는 역할을 수행한다. 중재 방식에는 fixed priority 방식, round-robin 방식, TDMA 방식, Lottery 방식 등이 연구되고 있는데, 중재방식에 따라 버스 사용의 효율성이 결정된다. 반면 버스 아키텍처를 수정하여 시스템의 성능을 극대화할 수 있는데, 본 논문에서는 병렬 데이터 통신을 지원하는 플라잉 마스터 버스 아키텍처를 제안하였고, 위에서 언급한 여러 가지 버스 중재 방식에 대하여 일반적인 공용버스와 비교하여 장단점을 분석하였다. TLM(Transaction Level Model)을 이용한 성능검증 결과로부터 버스 중재방식과 무관하게 약 40%의 성능이 향상되었음을 확인하였다. 플라잉 마스터 버스 아키텍처가 좀 더 연구되고 다양한 SoC에 적용되면서 고성능 버스 아키텍처로 자리매김할 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.265.1-265.1
• /
• 2016

여러 application에 적용하기 위하여 p-type SnO 박막과 전극 간의 접촉 저항을 분석이 필요하였다. 이를 Transmission Line Method(TLM) 패턴 소자를 제작한 후 전기적 특성을 분석함으로써 알 수 있었다. $Si/SiO_2$ 기판에 Reactive Magnetron Sputtering법을 이용하여 c축 우선 배향된 SnO를 100nm 증착하고 photolithography 공정을 통해 전극을 패턴화하여 100nm 두께로 증착하였다. 전극 간 거리는 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, $1024{\mu}m$로 각각 2배씩 증가하는 패턴이고 폭 W는 $300{\mu}m$ 이다. p-type SnO 의 경우, work function이 4.8eV이기 때문에 전극과 ohmic contact이 되기 위해서는 4.8eV보다 높은 work function 값을 가지는 전극이 필요하였다. 이 조건과 맞는 후보로 Ni(5.15eV), ITO(5.3eV)를 설정한 후 소자를 제작하였다. 제작된 소자는 열처리 하지 않은 소자와 Rapid Thermal Annealing(RTA) 장비에서 $100^{\circ}C$, $200^{\circ}C$, $300^{\circ}C$에서 각각 1분씩 열처리한 소자의 특성을 분석하였다. 열처리 하지 않은 소자의 경우 Ni 전극의 specific contact resistance는 $3.42E-2{\Omega}$의 값을 나타내었고, ITO의 경우 $3.62E-2{\Omega}$값을 나타내었다.

• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.170-178
• /
• 2010

논문에서는 전원부에서 노이즈가 발생되어 신호선에 노이즈가 유기될 때, 유전체의 손실 특성이 노이즈에 미치는 영향에 관해서 연구를 하였다. 이를 분석하기 위해 Full-wave 시뮬레이터인 Ansoft사의 HFSS(High Frequency Structure Simulation)와 CST사의 MWS(MicroWave Studio)의 계산 결과와 측정 결과를 비교하여 신뢰성을 확보하였고, 실제 사용되고 있는 4가지의 상용 기판에 대한 유기되는 노이즈를 해석하였다. 또한, TLM(Transmission Line Method)를 이용해서 전원면의 회로 모델 구성 시 기판의 유전체 손실을 반영할 수 있는 Debye 모델을 적용하여 주파수에 대한 임피던스를 분석할 수 있는 모델을 적용 측정 결과와 3 GHz까지 일치하는 모델을 얻었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.310-310
• /
• 2013

본 연구에서는 Titanium (Ti) source/drain 전극 접합이 차세대 비정질 InGaZnO (IGZO) 기반 박막형 트랜지스터에 미치는 영향을 화학적, 구조적, 전기적 특성 분석을 통하여 관찰하고 Ti/IGZO 접합 특성을 설명할 수 있는 메커니즘을 제시하였다. IGZO 기반 박막형 트랜지스터 소자의 구동 특성은 transmission line method (TLM) 패턴 공정을 이용하여 정량적으로 분석되었다. 비정질 IGZO 기반의 박막형 트랜지스터에서 Ti source/drain 전극 접합에 의한 구동 특성 변화 및 영향을 확인하기 위하여 금속/산화물 계면 반응성이 낮은 silver (Ag) source/drain 전극이 reference로 비교되었으며, 그 결과 Ti source/drain 전극 접합이 적용된 비정질 IGZO 트랜지스터의 경우 Ti 금속과 IGZO 산화물 계면에 형성되는 열역학적으로 안정한 $TiO_x$ 층의 형성에 의해 VT ($-{\Delta}0.52V$) shift 및 saturation mobility ($8.48cm^2$/Vs) 상승됨을 확인하였다. 뿐만 아니라 TLM 패턴을 이용한 IGZO 트랜지스터의 전기적 변수 도출 및 수치적 해석으로부터 $TiO_x$ 계면층 형성이 Ti 금속과 비정질 InGaZnO 계면에서의 effective contact resistivity를 효과적으로 낮출 수 있음을 확인하였다. Ti source/drain 전극 접합에 의해 발생되는 $TiO_x$ 계면층의 화학적, 구조적 특성과 $TiO_x$ 계면층 생성에 의한 소자 특성 변화를 연관시켜 해석함으로써, IGZO 기반 박막형 트랜지스터에서의 Ti source/drain 전극 접합이 비정질 IGZO 기반 박막형 트랜지스터에 미치는 영향을 설명하였다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.57-64
• /
• 2008

본 연구는 전송 수준 모델링 기법을 이용하여 SSD가 장착된 PC 시스템의 성능 분석 및 구조 탐색을 위한 시스템 수준 환경 구축을 제안한다. 구축된 시뮬레이션 환경은 SSD가 장착된 PC 시스템의 관점에서 다양한 구조적 변화에 대한 정량적인 성능 분석을 제공할 뿐만 아니라, 기존의 레지스터 전송 수준 모델링 기법보다 매우 빠른 시뮬레이션 속도를 제공한다. 구축된 시뮬레이터의 유용성을 보이기 위하여, PC 수준의 구조 탐색과 SSD 수준의 구조 탐색을 수행하였다. 특히 SSD 수준의 구조 탐색에서는 캐시 버퍼에서 저장된 데이터의 캐시 적중률에 따른 성능 변화와 NAND 플래시 메모리의 성능 변화가 전체 시스템 성능에 미치는 영향을 분석하였다. 이러한 실험 결과는 제안된 시뮬레이터가 PC 환경하에서 SSD 및 PC 구조의 성능 분석 및 구조 개선에 효율적으로 활용될 수 있음을 보여주었다.