• Proceedings of the KIPE Conference
• /
• 2018.07a
• /
• pp.99-101
• /
• 2018

This paper present an input-series output-parallel active-clamp-forward converter for low voltage dc/dc xEV application. The converter can achieve ZVS turn-on for all switches. An accurate small signal model of the converter which includes the effect of leakage inductance is given and controller design based on modeling is described. Experimental and simulation results from a 3.2kW, 100kHz prototype are presented in order to verify the validity of the converter operation and the designed control parameters.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.352-354
• /
• 2005

인터넷을 통하여 비디오, 오디오 등 미디어 데이터를 실시간으로 전승 받아 실시간으로 재생할 수 있는 기술은 미디어 데이터를 처리하는 클라이언트 측의 필수적인 기능으로 요구되고 있으며, PC 등의 데스크탑 뿐만 아니라 PDA, 핸드폰, 유무선 통신 단말기 등의 모바일 단말에서도 활용 범위를 넓혀가고 있다. 본 논문에서는 모바일 단말에 적합한 MPEG-4 기반의 다채널 실시간 미디어 데이터 처리 시스템을 설계하고, 4개의 채널로 입력되는 비디오 데이터를 서버로부터 전송받아 재생하는 Pocket PC 기반의 PDA용 MPEG-4 미디어 데이터 처리기를 구현한다. 본 처리기는 네트워크의 부하를 감소시키고, 모바일 단말의 자원 부족으로 인한 문제점을 해결하면서 실시간으로 전송되는 미디어 데이터를 처리한다.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.522-523
• /
• 2012

In this paper, we present an experimental results of 15kV class high-volatge power supply using the LLC resonant half-bridge converter for CNT lamp. The resonant current of the LLC resonant half-bridge converter prototype in the steady state was stable. The output voltage of prototype converter was maintained at about 15kV in the steady state.

• Proceedings of the KIPE Conference
• /
• 2018.11a
• /
• pp.223-224
• /
• 2018

본 논문에서는 전기자동차용 저전압 배터리 충전기(Low-voltage DC-DC Converter, LDC)에 적합한 입력 직렬-출력 병렬 구조의 능동 클램프 포워드 컨버터의 모델링 및 제어기 설계를 제안한다. 제안하는 컨버터는 모든 스위치에서 소프트 스위칭을 성취하기 때문에 높은 효율을 달성할 수 있다. 또한 누설 인덕턴스의 영향을 포함한 컨버터의 정확한 소신호 모델을 통하여 모델링 기반의 제어기 설계를 제시한다. 제어기의 시뮬레이션 및 3.2kW급 시작품의 실험을 통하여 제안하는 컨버터의 성능을 검증하였다.

• Proceedings of the IEEK Conference
• /
• 2008.06a
• /
• pp.22-23
• /
• 2008

As technology continues to scale down dramatically into 130nm and below, the impacts of process-induced variations on interconnect as well as device become more severe and significant in 130nm and below design. In order to predict changes of circuit characteristics due to process-induced variations accurately and efficiently, the DFM-Aware design environment has been developed and verified.

• The Korean Nurse
• /
• v.6 no.2 s.28
• /
• pp.78-81
• /
• 1967

• Proceedings of the Technology Innovation Conference
• /
• 1992.12a
• /
• pp.195-215
• /
• 1992

• 월간낙농육우
• /
• s.64
• /
• pp.38-40
• /
• 1987

• Water for future
• /
• v.54 no.8
• /
• pp.56-60
• /
• 2021

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.11 no.7
• /
• pp.1332-1340
• /
• 2007

This paper describes an efficient hardware design of key wrap/unwrap algorithm for security layer of WiBro system. The key wrap/unwrap core (WB_KeyWuW) is based on AES (Advanced Encryption Standard) algorithm, and performs encryption/decryption of 128bit TEK (Traffic Encryption Key) with 128bit KEK (Key Encryption Key). In order to achieve m area-efficient implementation, two design techniques are considered; First, round transformation block within AES core is designed using a shared structure for encryption/decryption. Secondly, SubByte/InvSubByte blocks that require the largest hardware in AES core are implemented by using field transformation technique. As a result, the gate count of the WB_KeyWuW core is reduced by about 25% compared with conventional LUT (Lookup Table)-based design. The WB_KeyWuW con designed in Verilog-HDL has about 14,300 gates, and the estimated throughput is about $16{\sim}22-Mbps$ at 100-MHz@3.3V, thus the designed core can be used as an IP for the hardware design of WiBro security system.