• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.20-25
• /
• 2010

평판형 rib 도파로의 설계 및 공정기술을 바탕으로 632.8 nm에서 동작하는 집적 마흐젠더 간섭계 센서(Mach-Zehnder interferometric sensor)를 제작하였다. 단일모드와 높은 감도의 두 가지 조건을 고려하여 실리카 계열($SiO_2-SiO_xN_y-SiO_2$) rib 도파로를 설계하였고 박막증착, 사진제판, RIE (Reactive Ion Etching)와 같은 반도체 공정들을 이용해 그 기하학적 구조를 구현하였다. 제작된 rib 도파로의 광출력을 cut-back방법으로 분석한 결과, 약 4.82 dB/cm의 전파손실을 측정하였다. 동시에 크롬 식각방지 층 공정을 도입하여 마흐젠더 간섭계 칩 위에 감지영역(sensing zone)을 형상화할 때 발생하는 코어 층 손상을 방지하였다. 제작된 마흐젠더 간섭계 센서를 이용한 증류수/에탄올 혼합물 굴절률 측정실험을 통해 약 $\pi$/($4.04{\times}10^{-3}$)의 소자 감도(sensitivity)를 최종 확인하였다.

• 한국광학회지
• /
• 제14권1호
• /
• pp.97-102
• /
• 2003

이차원 표면 플라즈몬의 공명 흡수와 포토 마스크를 이용하여 11-MUA(11-Mercaptoundecanoic acid)와 11-MUOH(11-Mercaptoundecanol) 둥으로 이루어진 자기조립 단분자막(Self-Assembled Monolayer; SAM)의 다채널 영상을 얻었다. 통상의 Photoresist를 이용한 리토그래피 대신에 Thiol bonding의 광산화를 이용하여 패터닝 과정을 줄이고, 백색광 및 대역통과 필터(λ$_{0}$=633nm)를 이용하여 입사광으로써 레이저를 사용할 때 나타나는 간섭무늬를 줄였다. 이로부터 나타나는 이차원 영상의 명암을 정량적으로 보정하면 수 나노미터(nm) 두께의 변화를 측정할 수 있다. 또한 표면 플라즈몬 공명법은 국소화된 근접장 (소산장)을 이용하는 방법으로서, 통상 많이 이용되는 형광법 등에서 나타나는 광탈색(Photobleaching)이나 소광(Quenching) 현상이 없이 시료의 처리가 간단하고, 영상 신호의 시간에 따른 변화가 극히 적으며, 실시간으로 신호의 변화를 측정할 수 있다는 장점이 있다.

• 한국재료학회지
• /
• 제5권7호
• /
• pp.794-801
• /
• 1995

LCD 모듈을 위한 실장 기술인 Chip on Glass 공정 기술을 개발함에 있어 구동 IC와 기판d의 Al 전극을 연결하기 위하여 기존의 기술과의 연관성 및 공정의 연속성, 제조단가등을 고려하여 Pb-Sn 범프를 사용하고자 하였으며 이를 위해 Al 금속 박막위에 니켈 무전해 도금하는 방법을 연구 하였다. Al 전극에 무전해 니켈 도금하기 위해서는 광레지스트 차폐막을 손상하지 않는 전처리 방법이 필요하기 때문에 전처리 방법으로서 알칼리 아연산염 처리법과 불화물을 이용한 아연산염 처리법을 선택하여 실시하였다. 이 가운데 산성불화암모늄(NH$_4$HF)을 1.5 g/$\ell$ 함유하고 황산아연(ZnSO$_4$)을 100 g/$\ell$ 함유한 산성 아연산염 용액에서는 광레지스트 차폐막이 손상되지 않았으며 처리시간을 적절히 조절함으로써 알루미늄 박막상에 선택적으로 니켈 무전해 도금을 할 수 있었다. 아연산염 응액중의 첨가제와 무전해 도금액 중의 억제제인 Thiourea는 도금층의 평활도를 높이는 역할을 하였다. 또한 아연산염 처리를 하기 전에 산세 처리를 함으로써 도금층의 균일성을 향상시킬 수 있었다.

• 한국정밀공학회지
• /
• 제15권10호
• /
• pp.65-72
• /
• 1998

The BTA drilling chip is better for deep hole drilling than other self-piloting with pad drilling chips because the large length to diameter ratio allows a unique cutting force dispersion and better supplies the high pressure fluid. Therefore the BTA is useful for many tasks, such as coolant hole drilling of large scale dies, as well as tube seat drilling, which is essential for the heat exchanger, and variable component drilling for automobiles. Deep hole drilling has several significant problems, such as hole deviation, hole over-size, circularity, straightness, and surface roughness. The reasons for these problems, which often result in quality short comings, are an alignment of the BTA drilling system and the unbalance of cutting force by work piece and tool shape. This paper analyzes the properties through an experiment which com¬pared single-edge BTA drills with multiple-edge BTA drills, as well as the shapes of the tools to cause an unbalance of cutting force, and its effect on the precision of the worked hole. Conclusions are as follows. 1) In SMSSC drilling, 60m/min of BTA with single and multi-edged tools proved the best cutting condition and the lowest wear character. 2) The roundness got a little worse as cutting speed was increased, but surface roughness was hot affected. 3) It was proved that the burnishing torque of both drills approached 26%. which is almost the same as the 24% insisted on by Griffiths, and the dispersion characteristic of the multi-edged BTA drill proved better than the single-edge BTA drill.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.118-118
• /
• 2008

The oxide CMP has been applied to interlayer dielectric(ILD) and shallow trench isolation (STI) in chip fabrication. Recently the slurry used in oxide CMP being changed from silica slurry to ceria (cerium dioxide) slurry particularly in STI CMP, because the material selectivity of ceria slurry is better than material selectivity of silica slurry. Moreover, the ceria slurry has good a planarization efficiency, compared with silica slurry. However ceria abrasives make a material removal rate too high at the region of wafer center. Then we focuses on why profile of material removal rate is convex. The material removal rate sharply increased to 3216 $\AA$/min by $4^{th}$ run without conditioning. After $4^{th}$ run, material removal rate converged. Furthermore, profile became more convex during 12 run. And average material removal rate decreased when conditioning process is added to end of CMP process. This is due to polishing mechanism of ceria. Then the ceria abrasive remains at the pad, in particular remains more at wafer center contacted region of pad. The field emission scanning electron microscopy (FE-SEM) images showed that the pad sample in the wafer center region has a more ceria abrasive than in wafer outer region. The energy dispersive X-ray spectrometer (EDX) verified the result that ceria abrasive is deposited and more at the region of wafer center. Therefore, this result may be expected as ceria abrasives on pad surface causing the convex profile of material removal rate.

• 정보처리학회논문지A
• /
• 제13A권2호
• /
• pp.101-110
• /
• 2006

대용량의 데이터 처리가 요구되는 내장형 시스템에서 메모리의 비중은 아주 중요하며, 특히 제한적인 메모리를 최적으로 이용하기 위하여 응용의 특성을 활용하는 온칩(on-chip) 메모리 구조의 설계가 필요하다. 본 논문에서는 멀티미디어 응용을 위한 내장형 시스템에서 저전력을 위하여 작은 용량으로 설계되었으나 우수한 성능을 보이는 데이터 캐쉬(data cache)가 제안된다. 제안되는 캐쉬는 컴파일러의 도움 없이 구조적인 특징과 간단한 동작 메커니즘만을 이용하여 해당 응용의 데이터 지역성(data locality)을 효과적으로 반영할 수 있도록 작은 블록 크기를 지원하는 4KB 용량의 직접사상 캐쉬(direct-mapped cache)와 큰 블록을 지원하는 1KB 용량의 완전연관 버퍼(fully-associative buffer)로 구성되어 진다. 전체 5KB의 작은 캐쉬 용량으로 인한 성능 저하를 보완하기 위하여 멀티미디어 응용의 알고리즘 특성을 기반으로 응용 적응적인 다중 블록 선인출(adaptive multi-block prefetching) 기법과 효과적 블록 필터링(effective block filtering) 기법이 제안되었다 시뮬레이션 결과에 따르면 제안된 5KB 캐쉬는 기존의 16KB 4-way 집합연관 캐쉬와 동등한 성능을 보이면서 소비 전력 면에서는 40% 이상의 감소를 보이고 있다.

• 정보처리학회논문지A
• /
• 제9A권1호
• /
• pp.1-8
• /
• 2002

대부분의 기존 임베디드 웹 서버 시스템은 어떤 특정 기기를 감시하고 제어하기 위하여 고안되고 있다. 따라서 이들은 범용성 및 유연성이 없을 뿐만 아니라 비교적 가격이 저렴한 가정용 기기를 위해서는 너무 비싸다. 이러한 어려움을 극복하기 위하여 본 논문에서는 인터넷을 이용하여 가정용 혹은 산업용 기기를 감시 및 제어하기에 적합한 저가의 초소형 임베디드 웹 서버의 모델을 제시한다. 제시한 모델은 H/W 및 S/W의 비용을 최소화하기 위하여 ISP 기능과 플래시 롬을 내장한 원 칩 마이크로프로세서를 기본으로 한다. 또한 범용성 및 유연성을 제공하기 위하여 새로운 기능을 동적으로 추가할 수 있도록 한다. 마지막으로 제시한 모델의 활용 가능성을 평가하기 위하여 ATMega103원 칩 마이크로프로세서를 기본으로 한 시험용 보드를 제작하고 제어 프로그램을 작성하여 MS 익스플로러 5.0 환경에서 실험하였다.

• 한국정보통신학회논문지
• /
• 제24권11호
• /
• pp.1470-1476
• /
• 2020

모바일 장치와 IoT의 보안 프로토콜 구현에 적합한 경량 보안 SoC 설계에 대해 기술한다. Cortex-M0을 CPU로 사용하는 보안 SoC에는 타원곡선 암호 (elliptic curve cryptography) 코어, SHA3 해시 코어, ARIA-AES 블록 암호 코어 및 무작위 난수 생성기 (TRNG) 코어 등의 하드웨어 크립토 엔진들이 내장되어 있다. 핵심 연산장치인 ECC 코어는 SEC2에 정의된 20개의 소수체와 이진체 타원곡선을 지원하며, 부분곱 생성 및 가산 연산과 모듈러 축약 연산이 서브 파이프라인 방식으로 동작하는 워드 기반 몽고메리 곱셈기를 기반으로 설계되었다. 보안 SoC를 Cyclone-5 FPGA 디바이스에 구현하고 타원곡선 디지털 서명 프로토콜의 H/W-S/W 통합 검증을 하였다. 65-nm CMOS 셀 라이브러리로 합성된 보안 SoC는 193,312 등가 게이트와 84 kbyte의 메모리로 구현되었다.

• 전자공학회논문지CI
• /
• 제49권3호
• /
• pp.8-14
• /
• 2012

최근 3D TV나 영화, 증강현실과 같은 대용량 고화질의 영상 응용분야가 확산됨에 따라 빠른속도로 영상을 처리하는 것이 요구되고 있다. 여러개의 프로세서로 구성되어 병렬처리 성능을 극대화 시킬 수 있는 SIMD구조의 컴퓨터는 다양하고 많은 양의 데이터들을 처리하는 것을 가속화한다. 다중접근기억장치인 MAMS는 여러개의 PE와 고성능 SIMD 구조에 최적화된 시스템으로 MAMS는 메모리 모듈을 $M{\times}N$의 2-D array 개념을 적용하여 X, Y 좌표 및 임의의 간격으로 pq개의 데이터 각각에 수평, 수직, 대각선, 역대각선, 블록의 다양한 방식으로 충돌없이 접근하며, 이 메모리모듈(MM)의 개수 m은 pq 개수보다 큰 소수이다. MAMS-PP4는 4개의 PE와 5개의 MM로 구성되어 기존에 구현된 바 있다. 이 논문에서는 MAMS-PP4의 확장으로 16개의 PE와 17개의 MM으로 구성된 MAMS-PP16에 대한 영상처리 알고리즘의 구현과 그에 따른 성능평가에 대해 소개한다. MAMS-PP16의 인스트럭션 포맷은 64비트로 확장되어 새로 설계 되었으며 특정 어플리케이션의 추가와 새로운 인스트럭션이 포함되어 있다. 본 논문에서는 구현된 알고리즘이 수행될 수 있도록 MAMS-PP16의 시뮬레이터를 개발하였다. 이 시뮬레이터를 통해 구현된 영상처리 알고리즘을 수행함으로서 MAMS-PP16의 성능이 향상되었음을 확인하였다. 영상처리 알고리즘 중 피라미드 기법을 적용하여 수행한 결과, 캐시를 사용하는 Serial processor에서는 랜덤한 응답인 반면, 캐시를 사용하지 않는 MAMS-PP16에서 일정한 응답을 확인하였다.

• 융합신호처리학회논문지
• /
• 제9권1호
• /
• pp.62-74
• /
• 2008

본 논문에서는 전파천문용으로 사용하기 위한 대칭형 디지털 필터 코어의 설계를 제안한다. 본 논문에서는 Xilinx사의 Virtex-4 SX55 모델의 FPGA칩을 기반으로 한국우주전파관측망(Korean VLBI Network; KVN)의 자료획득시스템에서 요구하는 FIR 필터 코어의 기능을 VHDL 코드로 설계하였다. 본 논문에서 설계한 디지털 필터는 디지털 필터계수를 공유하여 시스템의 효율을 증대시킨 대칭형 구조(Symmetric Structure)를 갖는다. 대칭구조의 디지털 필터(Symmetric FIR Filter Unit; SFFU)는 제한된 시스템 클록을 이용하여 데이터의 처리를 효과적으로 수행하기 위해 병렬처리 방법을 사용한다. 따라서 본 논문에서는 SFFU의 효율적인 설계를 위해 전체적인 IP core의 합성 및 실험에는 통합 합성 소프트웨어 ISE Foundation을 사용하였으며, GUI 환경이 뛰어난 core generator를 활용하였다. 설계한 디지털 필터 코어의 합성 결과, 최대 동작 주파수는 260MHz를 약간 상회하는 수준까지 달성하였으며, 슬라이스, LUT 등의 리소스 사용량은 40% 이하임을 확인하였다 또한 Mentor Graphics사의 Modelsim 6.la 버전을 이용하여 SFFU(Symmetric FIR Filter Unit)의 시뮬레이션을 수행한 결과, 오류 없이 작동하는 것을 확인하였다. SFFU의 기능을 확인하기 위하여 추가적으로 Matlab을 이용하여 의사 신호를 이용한 시뮬레이션을 수행하였다. 시뮬레이션과 설계한 디지털 FIR 필터의 비교실험결과에서 FIR 필터의 기능을 수행하고 있음을 확인할 수 있어 본 논문에서 FPGA와 VHDL을 이용하여 설계한 대칭구조의 디지털 FIR 필터의 유효성을 확인할 수 있었다.