• 한국세라믹학회지
• /
• 제54권4호
• /
• pp.261-271
• /
• 2017

Environment-friendly $(K,Na)NbO_3-based$ (KNN) lead-free piezoelectric materials have been studied extensively in the past decade. Significant progress has been made in this field, manifesting competitive piezoelectric performance with that of lead-based, for specific application scenarios. Further understanding of the relationship between high piezoelectricity and microstructure or more precisely, ferroelectric domain structure, domain wall pinning effect, domain wall conduction and local polarization switching underpins the continuous advancement of piezoelectric properties, with the help of piezoresponse force microscopy (PFM). In this review, we will present the fundamentals of scanning probe microscopy (SPM) and its cardinal derivative in piezoelectric and ferroelectric world, PFM. Some representative operational modes and a variety of recent applications in KNN-based piezoelectric materials are presented. We expect that PFM and its combination with some newly developed technology will continue to provide great insight into piezoelectric materials and structures, and will play a valuable role in promoting the performance to a new level.

• 전력전자학회논문지
• /
• 제20권3호
• /
• pp.214-222
• /
• 2015

The superiority of gallium nitride FET (GaN FET) over silicon MOSFET is examined in this paper. One of the outstanding features of GaN FET is low reverse-recovery charge, which enables continuous conduction mode operation of totem-pole bridgeless boost power factor correction (PFC) circuit. Among many bridgeless topologies, totem-pole bridgeless shows high efficiency and low conducted electromagnetic interference performance, with low cost and simple control scheme. The operation principle, control scheme, and circuit implementation of the proposed topology are provided. The converter is driven in two-module interleaved topology to operate at a power level of 5.5 kW, whereas phase-shedding control is adopted for light load efficiency improvement. Negative bias circuit is used in gate drivers to avoid the shoot-through induced by high speed switching. The superiority of GaN FET is verified by constructing a 5.5 kW prototype of two-module interleaved totem-pole bridgeless boost PFC converter. The experiment results show the highest efficiency of 98.7% at 1.6 kW load and an efficiency of 97.7% at the rated load.

• Journal of Power Electronics
• /
• 제10권1호
• /
• pp.9-13
• /
• 2010

This paper proposes an input-series-output-parallel connected ZVS full bridge converter with interleaved control for photovoltaic power conditioning systems (PV PCS). The input-series connection enables a fully modular power-system architecture, where low voltage and standard power modules can be connected in any combination at the input and/or at the output, to realize any given specifications. Further, the input-series connection enables the use of low-voltage MOSFETs that are optimized for a very low RDSON, thus, resulting in lower conduction losses. The system costs decrease due to the reduced current, and the volumes of the output filters due to the interleaving technique. A topology for a photovoltaic (PV) dc/dc converter that can dramatically reduce the power rating and increase the efficiency of a PV system by analyzing the PV module characteristics is proposed. The control scheme, consisting of an output voltage loop, a current loop and input voltage balancing loops, is proposed to achieve input voltage sharing and output current sharing. The total PV system is implemented for a 10-kW PV power conditioning system (PCS). This system has a dc/dc converter with a 3.6-kW power rating. It is only one-third of the total PV PCS power. A 3.6-kW prototype PV dc/dc converter is introduced to experimentally verify the proposed topology. In addition, experimental results show that the proposed topology exhibits good performance.

• 전력전자학회논문지
• /
• 제14권2호
• /
• pp.120-127
• /
• 2009

본 논문에서는 고효율 및 고전력밀도의 새로운 주파수 가변형(PFM) 직렬 부스트 캐패시터(SBC) 풀 브리지 DC/DC 컨버터를 제안한다. 제안된 회로는 기존 위상천이 풀 브리지 컨버터와 달리 스위칭 주파수에 따라 직렬 부스트 캐패시터의 전압을 가변하여 출력전압을 제어하는 방식으로, 50% 고정 시비율로 구동되므로 환류구간이 존재하지 않아 도통손실이 작다. 또한 넓은 부하 영역에 대해 영전압 스위칭 동작이 보장되며, 출력 인덕터 전류 리플도 매우 작아 출력 인덕터의 사이즈를 줄일 수 있어 대전류 사양에 매우 적합한 장점을 갖는다. 본 논문에서는 제안된 회로의 이론적 해석 및 PSIM Simulation을 수행하며, 이를 실제로 1.2kW급(12V, 100A) 서버용 컴퓨터 전원장치의 프로토 타입 제작을 통한 실험결과로부터 제안된 회로의 동작특성과 타당성을 검증한다.

• 한국전기전자재료학회논문지
• /
• 제23권3호
• /
• pp.190-193
• /
• 2010

Various power semiconductor devices have been developed and evolved since 1950s. Among them, IGBT is the most developed power semiconductor device which has high breakdown voltage, high current conduction and suitable switching speed which perform trade-offs between each other. In other words, there are trade-offs between a breakdown voltage and on-state voltage drop, and between on-state voltage drop and turn-off time. In this paper, the new structure is proposed to improve a trade-off between a breakdown voltage and on-state voltage drop. The proposed structure has a trench collector and this trench collector induces an accumulation layer at the bottom of an n-drift region during off-state. And this accumulation layer prevents expansion of depletion layer so that trapezoidal electric field distribution is performed in the n-drift region. As a result of this, breakdown voltage is increased without increasing on-state voltage drop. The electrical characteristics of the proposed IGBT is analyzed and optimized by using representative device simulator, TSUPREM4 and MEDICI. After optimization, the electrical characteristics of the proposed IGBT is compared with NPT IGBT which have the same device thickness. As a result of this, it can be confirmed that the proposed structure increases the breakdown voltage of 800 V than that of the conventional NPT IGBT without increasing the on-state voltage drop.

• 전자공학회논문지
• /
• 제52권3호
• /
• pp.59-66
• /
• 2015

본 논문에서는 4bit SAR-ADC(Successive Approximation ADC) 기반의 LDO(Low Drop-Out Regulator)와 파워 트랜지스터의 사이즈 선택을 통하여 DC-DC 벅 컨버터의 효율을 개선하는 방법을 제안한다. 제안하는 회로는 부하 전류에 따라서 파워 트랜지스터 사이즈를 선택하여 DC-DC 벅 컨버터의 효율을 개선한다. 이를 위해, 우리는 스위칭 손실과 전도 손실이 교차하는 지점을 파워 트랜지스터의 적절한 사이즈로 선택하였다. 또한, standby mode 또는 sleep mode로 동작 시에는 효율을 개선하기 위해 LDO로 동작하도록 하였다. 제안하는 회로는 4bit로 파워 트랜지스터 사이즈(X1, X2, X4, X8)를 선택하였고, 저부하에서 단일 사이즈를 이용한 기존의 방식보다 최대 25%의 효율 개선을 얻을 수 있었다. 입력 전압은 5V, 출력 전압은 3.3V, 최대 부하 전류는 500mA이다.

• Journal of Electrical Engineering and Technology
• /
• 제9권1호
• /
• pp.143-153
• /
• 2014

This paper presents a novel application of LCC resonant converter for 60kW EV fast charger and describes development of the high efficiency 60kW EV fast charger. The proposed converter has the advantage of improving the system efficiency especially at the rated load condition because it can reduce the conduction loss by improving the resonance current shape as well as the switching loss by increasing lossless snubber capacitance. Additionally, the simple gate driver circuit suitable for proposed topology is designed. Distinctive features of the proposed converter were analyzed depending on the operation modes and detail design procedure of the 10kW EV fast charger converter module using proposed converter topology were described. The proposed converter and the gate driver were identified through PSpice simulation. The 60kW EV fast charger which generates output voltage ranges from 50V to 500V and maximum 150A of output currents using six parallel operated 10kW converter modules were designed and implemented. Using 60kW fast charger, the charging experiments for three types of high-capacity batteries were performed which have a different charging voltage and current. From the simulation and experimental results, it is verified that the proposed converter topology can be effectively used as main converter topology for EV fast charger.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.319-325
• /
• 2020

본 논문에서 모바일 기기에 적용하는 DCM DC-DC 벅 변환기를 설계하였다. 이 변환기는 안정된 동작을 위한 보상기, PWM 로직과 파워 스위치로 구성되어 있다. 작은 하드웨어 폼-팩터를 얻기 위하여 칩 외부에서 사용하는 소자의 갯수를 최소화하여야 하며 이는 효율적인 주파수 보상과 디지털 스타트-업 회로로 구현하였다. 매우 작은 부하 전류에서 효율의 감소를 막기 위하여 버스트-모드 동작도 구현하였다. DCM 벅 변환기는 0.18um BCDMOS 공정으로 제작되었다. 2.8~5V의 입력 전압 범위에 대하여 출력 전압 값은 외부 저항 소자를 사용하여 1.8V로 프로그램 되었다. 1MHz의 스위칭 주파수 및 100mA의 부하 전류에서 측정된 최대 효율은 92.6%이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.213-215
• /
• 2018

본 논문에서는, 경부하 조건에서 저감된 스위칭 손실과 중부하 이상 조건에서 영전압 스위칭을 통해 높은 효율을 가지는 토템폴 브리지리스 역률보상회로를 제안한다. 토템폴 브리지리스 역률보상회로는 기존 브리지 다이오드를 포함한 역률보상회로의 단점인 도통패스 구간의 비교적 많은 소자 수를 통한 도통손실이 다소 큰 단점을 보완한 회로이다. 하지만, 토템폴 브리지리스 역률보상회로는 여전히 하드 스위칭을 통한 손실과 주 파워링 다이오드의 역회복 손실로 인한 단점을 지니고 있게 되며, 그로 인해 현재로써는 높은 효율과 안정적인 동작을 위해서는 부득이 GaN FET를 적용한 개발이 대부분이다. Full 부하 조건의 전류 용량을 고려하여 높은 전류 정격을 가지는 GaN FET를 주 스위치로 활용할 경우, 전류용량과 비례하여 기생 커패시턴스에 의한 손실이 커지기 때문에 경부하 조건에서 높은 효율을 확보하기가 다소 어렵다. 또한 구조상 물리적으로 여전히 하드 스위칭 동작을 할 수 밖에 없기 때문에 서버용 전원장치에서 요구하는 높은 효율을 달성하는데 한계를 지니며 높은 비용이 요구되는 단점을 지니게 된다. 이를 해결하기 위해, 제안하는 회로는 간단한 회로를 통해 경부하 조건에서 저감된 스위칭 손실과 중부하 이상 조건에서 소프트 스위칭을 만족하여 전체 부하 조건에서 기존의 GaN FET을 활용한 토템폴 구조 대비 높은 효율을 가지게 된다. 또한, 토템폴 구조임에도 불구하고 중부하 이상 영역에서 소프트 스위칭 동작을 통해 주 스위치를 비교적 저렴하고 신뢰성이 검증된 Si-MOSFET을 적용할 수 있다는 장점을 지닌다. 제안하는 회로의 효용성을 증명하기 위해, 하이라인 입력 전압과 750W 출력 조건에서 실험을 진행하였다.

• 대한전자공학회논문지
• /
• 제14권3호
• /
• pp.25-31
• /
• 1977

Fe O 와 V O 를 적당한 mole비로 혼합하여 H -CO 분위기 중 1,100℃에서 10시간씩 5∼6회 반복소성하여 Fe V O Spinel을 제조하였다. 제조된 시편의 온도에 대한 저항률을 측정하고 이로부터 활성화에너지를 구해서 시편의 도전기구를 고찰하고, x, 주위온도, 시편의 두께 및 인가전압 상승률에 대한 I-V 특성곡선을 얻어서 부성저항 발생기구의 해명을 시도하였다. Fe V -O spinel의 도전은 주로 B자리의 Fe 와 F 사이의 전자 hopping에 기인되며, 부성저항은 filament형의 통전로에 기인되는 열적현상이라 생각된다.