• 제목/요약/키워드: Stereo image chip

검색결과 8건 처리시간 0.028초

입체 영상칩을 이용한 영상기준점 활용방안에 관한 연구 (A Study on the Practical Application of Image Control Point Using Stereo Image Chip)

  • 김훈정;김감래;정해진;조원우
    • 한국측량학회지
    • /
    • 제26권4호
    • /
    • pp.423-431
    • /
    • 2008
  • 최근 고해상도 위성영상을 활용한 기본지리정보 사업 수행에 있어 영상과 지상간의 좌표체계를 일원화 하는 기준점 측량은 수치정사영상 제작시 반복적으로 수행되는 필수적 공정으로 중복 예산 및 작업에 의해 추가 제작상의 어려움을 주는 큰 요인으로 작용하고 있다. 이에 본 연구에서는 지상과 동일한 좌표체계를 가지는 스테레오 영상칩 제작을 통해 신규영상에 대한 영상 기준점으로의 활용 가능성을 제시함으로서 기존 작업 방법에 대한 개선 가능성을 제시하였다. 실험방법은 DPPDB의 파일구조 분석을 통해 스테레오 영상 칩 제작 기준을 정하였으며, SPOT과 IKONOS 위성영상을 활용하여 스테레오 영상 칩을 제작하였다. 소요 정확도 확보를 위해 기준점수량에 따른 3차원 모델링 정확도 분석을 수행하여 수치정사영상제작을 위한 최적의 기준점 배치 및 수량을 제시하였으며, 신규영상과의 중첩도시를 통한 동일점 관측을 실시하여3차원 지상좌표를 추출하고 신규 SPOT 위성영상에 대한3차원 모델링을 수행하였다. 연구 결과 제작된 스테레오 영상 칩과 지상좌표와의 정확도 분석 수행결과 지상기준점으로 활용상에 문제가 없으며, 동일점 관측을 통해 신규 위성영상을 활용한3차원 모델링 수행 시 측량을 통해 취득한 지상좌표를 활용한 모델링 결과값과 근접한 결과를 획득함으로서 영상 기준점 활용에 대한 적정성을 제시한 결과로서 기준점 측량 작업 공정 개선을 위한 방안을 제시할 수 있었다.

3-D 비젼센서를 위한 고속 자동선택 알고리즘 (High Speed Self-Adaptive Algorithms for Implementation in a 3-D Vision Sensor)

  • P.미셰;A.벤스하이르;이상국
    • 센서학회지
    • /
    • 제6권2호
    • /
    • pp.123-130
    • /
    • 1997
  • 이 논문은 다음과 같은 두가지 요소로 구성되는 독창적인 stereo vision system을 논술한다. declivity라는 새로운 개념을 도입한 자동선택 영상 분할처리 (self-adaptive image segmentation process) 와 자동선택 결정변수 (self-adaptive decision parameters) 를 응용하여 설계된 신속한 stereo matching algorithm. 현재, 실내 image의 depth map을 완성하는데 SUN-IPX 에서 3sec가 소요되나 연구중인 DSP Chip의 조합은 이 시간을 1초 이하로 단축시킬 수 있을 것이다.

  • PDF

A Platform-Based SoC Design for Real-Time Stereo Vision

  • Yi, Jong-Su;Park, Jae-Hwa;Kim, Jun-Seong
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제12권2호
    • /
    • pp.212-218
    • /
    • 2012
  • A stereo vision is able to build three-dimensional maps of its environment. It can provide much more complete information than a 2D image based vision but has to process, at least, that much more data. In the past decade, real-time stereo has become a reality. Some solutions are based on reconfigurable hardware and others rely on specialized hardware. However, they are designed for their own specific applications and are difficult to extend their functionalities. This paper describes a vision system based on a System on a Chip (SoC) platform. A real-time stereo image correlator is implemented using Sum of Absolute Difference (SAD) algorithm and is integrated into the vision system using AMBA bus protocol. Since the system is designed on a pre-verified platform it can be easily extended in its functionality increasing design productivity. Simulation results show that the vision system is suitable for various real-time applications.

Miniature Stereo-PIV 시스템의 개발과 응용 (Development and Application of a Miniature Stereo-PIV System)

  • 김경천;;김상혁
    • 대한기계학회논문집B
    • /
    • 제27권11호
    • /
    • pp.1637-1644
    • /
    • 2003
  • Stereoscopic particle image velocimetry is a measurement technique to acquire three dimensional velocity field by two cameras. With a laser sheet illumination, the third velocity component can be deduced from out-of$.$plane velocity components using a stereoscopic matching method. Most industrial fluid flows are three dimensional turbulent flows, so it is necessary to use the stereoscopic PIV measurement method. However the existing stereoscopic PIV system seems hard to use since it is very expensive and complex. In this study we have developed a Miniature Stereo-PIV(MSPIV) system based on the concept of the Miniature PIV system which we have already developed. In this paper, we address the design and some primitive experimental results of the Miniature Stereo-PIV system. The Miniature Stereo-PIV system features relatively modest performances, but is considerably smaller, cheaper and easy to handle. The proposed Miniature Stereo-PIV system uses two one-chip-only CMOS cameras with digital output. Only two other chips are needed, one for a buffer memory and one for an interfacing logic that controls the system. Images are transferred to a personal computer (PC) via its standard parallel port. No extra hardware is required (in particular, no frame grabber board is needed).

A Real-Time Virtual Re-Convergence Hardware Platform

  • Kim, Jae-Gon;Kim, Jong-Hak;Ham, Hun-Ho;Kim, Jueng-Hun;Park, Chan-Oh;Park, Soon-Suk;Cho, Jun-Dong
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제12권2호
    • /
    • pp.127-138
    • /
    • 2012
  • In this paper, we propose a real-time virtual re-convergence hardware platform especially to reduce the visual fatigue caused by stereoscopy. Our unique idea to reduce visual fatigue is to utilize the virtual re-convergence based on the optimized disparity-map that contains more depth information in the negative disparity area than in the positive area. Our virtual re-convergence hardware platform, which consists of image rectification, disparity estimation, depth post-processing, and virtual view control, is realized in real time with 60 fps on a single Xilinx Virtex-5 FPGA chip.

실시간 Dense Disparity Map 추출을 위한 고성능 가속기 구조 설계 (High Performance Coprocessor Architecture for Real-Time Dense Disparity Map)

  • 김정길;;김신덕
    • 정보처리학회논문지A
    • /
    • 제14A권5호
    • /
    • pp.301-308
    • /
    • 2007
  • 본 논문에서는 위상기반 양안스테레오정합 알고리즘을 이용, 실시간으로 dense disparity map을 추출 가능한 고성능 가속기 구조를 설계하였다. 채택된 알고리즘은 웨이블릿 기반의 위상차 기법의 강건성과 위상상관 기법의 기본적인 control 기법을 결합한 Local Weighted Phase Correlation(LWPC) 스테레오정합 알고리즘으로서 4개의 주요 단계로 구성이 되어 있다. 해당 알고리즘의 효율적인 병렬 하드웨어의 설계를 위하여, 제안된 가속기는 각 단계의 기능블록은 SIMD(Single Instruction Multiple Data Stream) 모드로 동작하게 되며, 전체적으로 각 기능 블록은 파이프라인(pipeline) 모드로 실행된다. 그 결과 제안된 구조에서 제시된 파이프라인 동작 모드의 선형 배열 프로세서는 행렬 순차수행 방법에 의한 2차원 영상처리에서 전치메모리의 필요를 제거하면서도 연산의 일반성과 고효율을 유지하게 한다. 제안된 하드웨어 구조는 Xilinx HDL을 이용하여 필요한 하드웨어 자원을 look up table, flip flop, slice, memory의 소모량으로 표현하였으며, 그 결과 실시간 처리 성능의 단일 칩 구현 가능성을 보여주었다.

3DTV 엑티브 셔터 안경을 위한 저전력 이산-사건 SoC (Low-Power Discrete-Event SoC for 3DTV Active Shutter Glasses)

  • 박대진;곽승호;김창민;김탁곤
    • 대한전자공학회논문지SP
    • /
    • 제48권6호
    • /
    • pp.18-26
    • /
    • 2011
  • 엑티브 셔터 안경 기반 3DTV와 페시브 편광 필터 안경 방식 3DTV의 화질 비교는 최근에 이슈로 대두되고 있다. 엑티브 셔터 안경 방식 기술이 Full-HD 3D영상 구현이 가능함에도 불구하고 스테레오 영상에 대한 동기 신호의 전송, 수신, 및 재구성 과정 중에 내부/외부 잡음 환경에 영향을 받아 3D안경에 탑재된 동기화 프로세서 칩의 오동작으로 영상 플리커가 자주 발생한다. 이러한 문제를 극복하기 위해 동기 신호에 실리는 잡음의 제거 및 오차 보정을 추가적으로 수행하는 과정이 필요하며 이로 인해 추가로 소모되는 전력이 증가하고 있다. 본 논문에서는 3DTV 엑티브 셔터 안경을 위한 동기 신호 처리 프로세서를 구현하는 저 전력 이산 사건 (Discrete-Event) 기반 SoC (DE-SoC)칩을 제안한다. 이를 위해 이벤트 적재기와 소수점 타이머 하드웨어를 구현한다. 제안한 기법을 통해 실시간으로 수신되는 동기 수신 회로 구동을 최대한 지연시킴으로써 전력을 소모하는 하드웨어를 부분을 최소화 하며 소수점 타이머를 이용하여 동기 신호 수신 부를 완전히 정지시킨 상태에서도 일정 시간 동기를 유지하는 특성을 이용하여 무선 동기 수신부의 전력소모를 줄이고 외부 잡음의 영향을 완벽하게 차단할 수 있다. 제안한 기법을 위해 약 15,000개의 로직 게이트와 1Kbytes SRAM 버퍼를 추가로 사용한다. 그럼에도 불구하고 전력 소모는 기존대비 약 20%이하로 떨어질 뿐만 아니라 TV로부터 오는 동기 신호 없이도 2시간동안 1%정도의 동기 오차를 보여준다.

깊이정보를 활용한 입체 편집 프로세스 연구 (The study of stereoscopic editing process with applying depth information)

  • 백광호;김민서;한명희
    • 디지털콘텐츠학회 논문지
    • /
    • 제13권2호
    • /
    • pp.225-233
    • /
    • 2012
  • <아바타>이후 3D 입체영상은 차세대 콘텐츠 산업의 블루칩으로 떠올라있다. 그에 반해 국내에서 상업적으로 제작하였던 모든 입체 콘텐츠들이 흥행에 실패 하였다. 이는 국내 입체콘텐츠의 완성도가 해외의 콘텐츠에 비하여 매우 떨어지기 때문이며, 현행되고 있는 2D기반의 입체 후반작업 프로세스가 그 원인으로 작용하고 있다. 그중에서도 입체 편집프로세스는 콘텐츠의 질과 가장 밀접한 관련이 있다. 영화<나탈리>의 제작사례를 통해 알아본 현행 입체 편집프로세스는 2D기반의 시스템을 이용하여 편집을 진행한 후 3D 디스플레이 시스템으로 확인하며 이후 문제가 발생할 경우 수정하는 방식을 취하고 있다. 이러한 현상을 개선하고자 좌 우 영상의 분석을 통해 합성에서 사용되고 있는 변위지도와 깊이지도 등의 깊이정보를 시각화 하여 현행 입체 편집 프로세스에 적용하였으며, 보다 객관성 있는 입체편집 프로세스를 제안하고자 한다. 제안한 프로세스를 실제 뮤직드라마 <기억의 조각>제작에 활용하여 영화<나탈리>와 비교해보았다. 그 결과 <나탈리>의 경우 컷과 컷 사이의 입체 값 변화가 매우 큰 것을 볼 수 있었으나 <기억의 조각>의 경우 입체 값이 전체적으로 균일한 결과를 도출 할 수 있었다. 현행 프로세스의 경우 주관적인 입체감을 바탕으로 하기 때문에 작업자의 컨디션과 상태에 따라 그 값이 달라 질수 있다. 또한 Positive영역에 대한 예상은 할 수 없기 때문에 동일한 공간 혹은 한정된 공간에서 컷에 따라 각기 다른 입체 값을 보임으로써 공간의 입체감을 왜곡시킬 우려가 있다. 반면 깊이정보의 시각화를 활용한 객관적인 입체 편집은 동일한 공간에 대한 입체감과 콘텐츠 전체의 입체감을 균일하게 맞추어 입체 콘텐츠의 질을 높이고, 나아가 입체감 왜곡, 시각적 피로 등의 문제도 동시에 해결 할 수 있다.