• 방송공학회논문지
• /
• 제1권2호
• /
• pp.152-164
• /
• 1996

본 논문은 GA(Grand Alliance) HDTV 동영상 부호화기의 하드웨어 구조 및 그의 구현을 위한 기술을 기술한다. 구현된 동영상 부호화기는 1125본(30Hz)의 비월주사 방식 영상을 입력으로 받고, MPEG-2에 따르는 비트열을 출력한다. 부호화기의 처리과정은 넓은 영역 움직임 추정 및 진보된 비트율 제어 기법을 포함한다. 시스템의 복잡도를 현실화하기 위해 계층적 움직임 추정기법이 사용되었고, 그것의 하드웨어 구조를 개발하였다. 또한, 시각적 화질을 향상시키기 위해 시각 특성을 이용한 적응 양자화 기법이 사용되었다. 개발된 시스템은 실시간 처리를 위해 병렬처리구조를 취하고, 프로그램 가능 소자, 기억 소자, 그리고 DCT와 움직임 추정 소자와 같은 특수 처리 소자를 이용하여 구현된다.

• 수산해양기술연구
• /
• 제26권1호
• /
• pp.101-108
• /
• 1990

본 연구에서는 널리 사용되고 있는 16비트 마이크로 컴퓨터에서 FFT와 같은 디지털 신호처리를 하기 위해 전용연산장치를 구성하여 NEC PC-9801 E에 연결하였다. 특히 FFT 연산은 승산 및 가감산의 2점 DFT로 구성되어 있고 이것이 반복연산된다. 그리고 마이크로 컴퓨터에서 승산은 많은 시간이 소요되므로 외부에 고속 승산기를 이용한 전용연산장치로 연산하므로 연산속도를 향상시킬 수 있었다. 설계 제작한 전용연산장치를 이용하여 FFT를 실행한 시간은 보조 프로세서 (Intel C 8087-3)로 실행한 것 보다 약 4.8배 빠르게 나타났다. 따라서 마이크로 컴퓨터에 FFT을 위한 전용연산장치를 구성하여 연결하므로서 연산속도가 크게 향상되어 디지털 신호처리에 많이 이용될 수 있을 것이다.

• 산업공학
• /
• 제8권2호
• /
• pp.171-183
• /
• 1995

A special purpose automated storage and retrieval system is developed in which information media such as compact disc or video tapes can be stored. Hardware system includes rack, stacker crane with robot arm, conveyor, and bar code reader. Software system includes database for address management, user interface for quick scanning of information media by displaying moving image, and algorithms for selecting the closest open location. Such system is widely applicable to CD library or broadcasting station in the forthcoming information age. In this paper we present detailed procedure and tools that are used in designing and implementing such a special AS/R system.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권12호
• /
• pp.723-731
• /
• 2005

The $4{\times}4$ homogeneous transformation matrix is a compact representation of orientation and position of an object in robotics and computer graphics. A coordinate transformation is accomplished through the successive multiplications of homogeneous matrices, each of which represents the orientation and position of each corresponding link. Thus, for real time control applications in robotics or animation in computer graphics, the fast multiplication of homogeneous matrices is quite demanding. In this paper, a parallel-architecture vector processor is designed for this purpose. The processor has several key features. For the accuracy of computation for real application, the operands of the processors are floating point numbers based on the IEEE Standard 754. For the parallelism and reduction of hardware redundancy, the processor takes column vectors of homogeneous matrices as multiplication unit. To further improve the throughput, the processor structure and its control is based on a pipe-lined structure. Since the designed processor can be used as a special purpose coprocessor in robotics and computer graphics, additionally to special matrix/matrix or matrix/vector multiplication, several other useful instructions for various transformation algorithms are included for wide application of the new design. The suggested instruction set will serve as standard in future processor design for Robotics and Computer Graphics. The design is verified using FPGA implementation. Also a comparative performance improvement of the proposed design is studied compared to a uni-processor approach for possibilities of its real time application.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1989년도 하계종합학술대회 논문집
• /
• pp.134-137
• /
• 1989

A digital controller for a discrete-data control system can take many forms. For example, they can be passive RC networks, general purpose digital computers, special purpose of mini-computer, and delay lines. With the recent advent of the microprocessor, its use as a digital controller is evident. This work discusses the hardware and software development of a microprocessor-based digital controller for a discrete-data control system. A second-order, Type 1 system is implemented on an analog computer; a Intel 80-286 microprocessor is used to implemented the controller; and, output response are obtained for step, ramp, and parabolic inputs. The results demonstrate that the microprocessor has potential as a digital controller. Finally, a brief discussion on the results indicate possible areas of improvement of the controller and future investigation.

• 한국정보통신학회논문지
• /
• 제17권8호
• /
• pp.1891-1898
• /
• 2013

3차원 그래픽 API인 OpenGL과 Direct3D를 효율적으로 처리하기 위해 sine, cosine, 역수, 역제곱근, 지수 및 로그 연산을 처리하는 부동소수점 연산회로를 설계하였다. 고속 연산과 2 ulp 보다 작은 오차를 만족시키기 위해 2차 최대최소 근사 방식과 테이블 룩업 방식을 사용하였다. 설계된 회로는 65nm CMOS 표준 셀 조건에서 2.3-ns의 최대 지연시간을 갖고 있으며, 약 23,300 게이트로 구성된다. 최대 400 MFLOPS의 연산 성능과 높은 정밀도로, 설계한 연산회로는 3차원 모바일 그래픽 분야에 효율적으로 적용 가능하다.

• 전자공학회논문지CI
• /
• 제49권1호
• /
• pp.1-7
• /
• 2012

최근 새롭게 연구되는 심전도기반 바이오인식은 통상 고가의 심전도 측정 장비를 필요로 하고 측정방법에도 제한이 많아 실제 인식시스템으로 사용하기 위해서는 극복해야할 문제들이 많은 실정이다. 이에 본 논문에서는 심전도 바이오인식용 심전도 측정 하드웨어를 제작해 심전도 리드 I 파형을 이용한 바이오인식 시스템을 개발했다. 제작된 하드웨어는 측정자의 동적인 측정환경 및 파형왜곡 최소화를 고려해 설계된 필터가 적용되었고, 기준접점을 제거해 두 개의 전극만으로도 심전도 측정이 가능하도록 설계되어 측정자의 거부감을 줄일 수 있다. 제작된 하드웨어를 기반으로 17명의 측정자로부터 심전도 리드 I 파형을 수집했으며, 파형 추출 알고리즘을 개발해 각각의 단일 심전도 파형으로 분리했다. SVM(support vector machine) 분류기를 이용한 심전도 바이오인식 실험결과 민감도(sensitivity, SN) 98.59% 및 정확도(accuracy, ACC) 97.21% 의 성능을 보였다. 개발된 심전도 바이오인식 기술은 기존 심전도 바이오인식 대비 사용 편의성을 높였으며 저가의 하드웨어로 구현 가능하다.

• 제어로봇시스템학회논문지
• /
• 제8권12호
• /
• pp.1036-1040
• /
• 2002

To process data of digital linescan camera, the frame grabber is essential to handle the data in low-level and in high speed more than 30 MHz stably. Traditional approaches to the development of hardware in vision system for the special purpose are mai y based on PC system, and are expensive and gigantic. Therefore, there are many difficulties in applying those in the field. So we investigate, in this paper, the implementation of FPGA for real-time processing of digital linescan camera. The system is not based on PC, but electronic device such as micropncessor. So it is expected that the use of FPGAs for low-level processing represents a fast, stable and inexpensive system. The experiments are carried out on the web guiding system in order to show the efficiency of the new image processor.

• 대한전자공학회논문지
• /
• 제24권4호
• /
• pp.559-567
• /
• 1987

In this paper, the real time simulation of continuous dynamic system was performed by general integration algorithms using multiprocessor. For the stable simulation, the relation between stability of integration method and integration step-size was investigated from the stability graph. As a typical illustration, the real-time digital simulation and the real-time hard-ware-in-the-loop simulation of flight control system were performed and reviewed. Moreover through the real-time simulation, the design verification and performace test of flight control system could be evaluated. The computer used for simulation is AD10, which is a very high-speed special-purpose computer designed specifically for a time-critical simulation of large and complex models of dynamic systems. The simulation validity is demonstrated by comparing hardware simulation results with software simulation results.

• 산업기술연구
• /
• 제15권
• /
• pp.51-62
• /
• 1995

Databases can crash due to various failures in computer systems. Recovery is a mechanism for restoring consistent data from damages caused by the by the failures and is an essential feature in database systems. This paper surveys recovery techniques for memory resident database systems. We first describe the basic architecture for memory resident database systems, and point out the main factors affecting their performance enhancement. Next, we explain the write-ahead logging(WAL), a recovery technique widely-used in most disk resident database systems, for easy understanding of basic recovery mechanisms. And then, we discuss some new concepts employed in memory resident database systems recovery. Finally, we present a representative memory resident database recovery technique, which is based on a special purpose hardware called HALO, as a case study.