• 한국전자통신학회논문지
• /
• 제17권6호
• /
• pp.1105-1112
• /
• 2022

신재생에너지 발전, 스마트팜 통합관제 등 현장데이터의 모니터링 시스템은 PC, 서버 기반에서 모바일 퍼스트 중심으로 발전하고 있으며, IoT 기술의 발전으로 다양한 무선통신 및 응용 서비스들이 출현하였다. 저전력 광역통신망은 저전력, 저용량, 저속 데이터 전송에 최적화된 서비스로 현장에서 수집된 데이터는 지정 저장 서버나 클라우드 기반 데이터 플랫폼으로 전송되며, 이를 통해 데이터 모니터링이 가능하다. 본 논문에서는 단일 디바이스로 현장 데이터를 수집하고 저전력 광역통신망을 이용하여 무선통신 사업자 클라우드 데이터 플랫폼으로 전송하는 IoT 중계기와 이를 활용한 현장 모니터링 앱을 설계 및 구현하였다. 이를 활용하면 보다 모니터링 시스템 구성이 간단하고, 구축 및 운영 비용이 저렴하며 효과적인 데이터 축적이 가능하다.

• 마이크로전자및패키징학회지
• /
• 제24권4호
• /
• pp.31-37
• /
• 2017

최근, 유연하며 몸에 부착 가능한 소자들에 대한 관심이 늘어나고 있다. 이런 관심을 뒷받침 하여 이와 관련된 다양한 연구들이 진행되고 있는데, 기존 딱딱한 성질을 가진 소자에 사용되던 무기물 기반의 재료의 경우 유연 소자로 만들기에 여러 가지 제약이 있어 유연하게 제작할 수 있는 유기물 반도체나 탄소 나노튜브 필름 등을 이용한 소자들이 주로 연구되고 개발되어 왔다. 하지만 이런 재료들을 이용한 소자의 경우 유기물 분자와 분자 사이 또는 탄소 나노튜브와 나노튜브 사이에서 전하들이 산란되는 등 재료 자체의 한계로 인해 기존의 재료를 사용한 소자들보다 전기적 성능이 떨어지는 단점을 가지고 있다. 이런 단점들을 해결하기 위하여 이 연구에서는 수직 정렬된 반도체 결정 어레이를 투명 유연한 폴리머와 결합하는 방법을 이용, 고품질 나노/마이크로 반도체 결정을 유연한 기판으로 전사 시킬 수 있는 방법을 제시한다. 위와 같은 구조는 재료에 가해지는 힘을 완화 시켜줄 수 있으며, 이로 인해 큰 변형에도 재료의 손상이 없는 소자 제작이 가능하다. 이런 구조를 구현하기 위해 위치 및 크기가 정교하게 제어된 ZnO 나노막대 단결정을 저온에서 용액공정을 통하여 합성시킨다. 이후 성장시킨 ZnO 단결정 어레이와 polydimethylsiloxane (PDMS) 폴리머를 결합시킨 후 단단한 기판에서 기계적으로 박리시켜 ZnO/폴리머 복합체를 분리해 낸다. 추가적으로 전사된 ZnO의 결정성을 확인하기 위하여 photoluminescent 분석을 진행하였으며, ZnO/폴리머 복합체를 이용한 외부 힘에 반응하는 압력 센서를 제작하였다.

• 대한전자공학회논문지SD
• /
• 제45권7호
• /
• pp.37-43
• /
• 2008

본 논문에서는 전하 펌프 방법 (Charge Pumping Method, CPM)를 이용하여 서로 다른 질화막 층을 가지는 N-Channel SANOS (Silicon-$Al_2O_3$-Nitride-Oxide-Silicon) Flash Memory Cell 트랜지스터의 트랩 특성을 규명하였다. SANOS Flash Memory에서 계면 및 질화막 트랩의 중요성은 널리 알려져 있지만 소자에 직접 적용 가능하면서 정화하고 용이한 트랩 분석 방법은 미흡하다고 할 수 있다. 기존에 알려진 분석 방법 중 전하 펌프 방법은 측정 및 분석이 간단하면서 트랜지스터에 직접 적용이 가능하여 MOSFET에 널리 사용되어왔으며 최근에는 MONOS/SONOS 구조에도 적용되고 있지만 아직까지는 Silicon 기판과 tunneling oxide와의 계면에 존재하는 트랩 및 tunneling oxide가 얇은 구조에서의 질화막 벌크 트랩 추출 결과만이 보고되어 있다. 이에 본 연구에서는 Trapping Layer (질화막)가 다른 SONOS 트랜지스터에 전하 펌프 방법을 적용하여 Si 기판/Tunneling Oxide 계면 트랩 및 질화막 트랩을 분리하여 평가하였으며 추출된 결과의 정확성 및 유용성을 확인하고자 트랜지스터의 전기적 특성 및 메모리 특성과의 상관 관계를 분석하고 Simulation을 통해 확인하였다. 분석 결과 계면 트랩의 경우 트랩 밀도가 높고 trap의 capture cross section이 큰 소자의 경우 전자이동도, subthreshold slop, leakage current 등의 트랜지스터의 일반적인 특성 열화가 나타났다. 계면 트랩은 특히 Memory 특성 중 Program/Erase (P/E) speed에 영향을 미치는 것으로 나타났는데 이는 계면결함이 많은 소자의 경우 같은 P/E 조건에서 더 많은 전하가 계면결함에 포획됨으로써 trapping layer로의 carrier 이동이 억제되기 때문으로 판단되며 simulation을 통해서도 동일한 결과를 확인하였다. 하지만 data retention의 경우 계면 트랩보다 charge trapping layer인 질화막 트랩 특성에 의해 더 크게 영향을 받는 것으로 나타났다. 이는 P/E cycling 횟수에 따른 data retention 특성 열화 측정 결과에서도 일관되게 확인할 수 있었다.