• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.449-452
• /
• 1998

We have studied the oxidatio nrte of $Si_{1-x}Ge_{x}$ epitaxial layer grown by MBE(molecular beam epitaxy). Oxidation were performed at 700.deg. C, 800.deg. C, 900.deg. C, and 1000.deg. C. After the oxidation, the results of AES(auger electron spectroscopy) showed that Ge was completely rejected out of the oxide and pile up at $SiO_{2}/$Si_{1-x}Ge_{x}$ interface. It is shown that the presence of Ge at the $SiO_{2}$/$Si_{1-x}Ge_{x}$ interface changes the dry oxidation rate. The dry oxidation rate was equal to that of pure Si regardless of Ge mole fraction at 700.deg. C and 800.deg.C, while it was decreased at both 900.deg. C and 1000.deg.C as the Ge mole fraction was increased. The ry oxidation rates were reduced for heavy Ge concentration, and large oxidation time. In the parabolic growth region of $Si_{1-x}Ge_{x}$ oxidation, The parabolic rate constant are decreased due to the presence of Ge-rich layer. After the longer oxidation at the 1000.deg.C, AES showed that Ge peak distribution at the $SiO_{2}$/$Si_{1-x}Ge_{x}$ interface reduced by interdiffusion of silicon and germanium.

• Current Optics and Photonics
• /
• 제3권6호
• /
• pp.510-515
• /
• 2019

In this paper, we introduce a 1.3-㎛ 25-GHz waveguide-integrated vertical PIN type Ge-on-Si photodetector fabricated using a multi-project wafers service based on fringing field analysis in the depletion region. In general, 1.3-㎛ photodetectors fabricated using a commercial foundry service can achieve limited bandwidths because a significant amount of photo-generated carriers are located within a few microns from the input along the device length, and they are influenced by the fringing field, leading to a longer transit time. To estimate the response time, we calculate the fringing field in that region and the transit time using the drift velocity caused by the field. Finally, we compare the estimated value with the measured one. The photodetector fabricated has a bandwidth of 20.75 GHz at -1 V with an estimation error of <3 GHz and dark current and responsivity of 110 nA and 0.704 A/W, respectively.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 추계학술대회 논문집 Vol.18
• /
• pp.3-4
• /
• 2005

Germanium nanocrystals(NCs) were formed in the silicon dioxide($SiO_2$) on Si layers by Ge implantation and rapid thermal annealing process. The density and mean size of Ge-NCs heated at $800^{\circ}C$ during 10 min were confirmed by High Resolution Transmission Electron Microscopy. Capacitance versus voltage(C-V) measurements of MOS capacitors with single $Al_2O_3$ capping layers were performed in order to study electrical properties. The C-V results exhibit large threshold voltage shift originated by charging effect in Ge-NCs, revealing the possibility that the structure is applicable to Nano Floating Gate Memory(NFGM) devices.

• 전자공학회논문지A
• /
• 제32A권2호
• /
• pp.66-72
• /
• 1995

Using the Si/SiGe layer grown by solid source molecular beam epitaxy(SSMBE) on the LOCOS-patterned wafers, an emitter-base self-aligned hterojunction biplar transistor(HBT) with the polysilicon-emitter and the silicon germanium(SiGe) base has been fabricated. Trech isolation process, planarization process using a chemical-mechanical poliching, and the selectively implanted collector(SIC) process were performed. A titanium disilicide (TiSi$_{2}$), as a base electrode, was used to reduce an extrinsic base resistance. To prevent the strain relaxation of the SiGe epitaxial layer, low temperature (820${^\circ}C$) annealing process was applied for the emitter-base junction formation and the dopant activation in the arsenic-implanted polysilicon. For the self-aligned Si/SiGe HBT of 0.9${\times}3.8{\mu}m^{2}$ emitter size, a cut-off requency (f$_{T}$) of 17GHz, a maximum oscillation frequency (f$_{max}$) of 10GHz, a current gian (h$_{FE}$) of 140, and an emitter-collector breakdown voltage (BV$_{CEO}$) of 3.2V have been typically achieved.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.37-42
• /
• 2004

본 논문에서는 선비정질화, 저에너지 이온 주입, 이중 열처리 공정을 이용하여 p/sup ＋/-n 박막 접합을 형성하였다. Ge 이온을 이용하여 결정 Si 기판을 선비정질화하였다. 선비정질화된 시편과 결정 기판에 p-형 불순물인 BF₂이온을 주입하여 접합을 형성하였다. 열처리는 급속 열처리 (RTA : rapid thermal anneal) 방법과 850℃의 노 열처리 (FA : furnace anneal) 방법을 병행하였다. 두 단계의 이중 열처리 방법으로 네 가지 조건을 사용하였는데, 이는 RTA(750℃/10초)＋Ft, FA＋RTA(750℃/10초), RTA(1000℃/10초)＋F4 FA＋RTA(1000℃/10초)이다. Ge 선비정질화를 통하여 시편의 접합 깊이를 감소시킬 수 있었다. RTA 온도가 1000℃인 경우에는 RTA보다는 FA를 먼저 수행하는 것이 접합 깊이(x/sub j/), 면저항(R/sub s/), R/sub s/ x/sub j/, 누설 전류 등의 모든 면에서 유리함을 알 수 있었다.

• 한국진공학회지
• /
• 제16권1호
• /
• pp.74-78
• /
• 2007

전자 산업의 발달과 더불어 더욱 더 작은 구조물의 제작을 위한 새로운 물질공정 기술에 대한 수요가 증가하고 있다. 물질 고유의 물리적인 성질을 유지하면서 초미세 공정이 필용한 시점에서 기존의 전통적으로 사용하여 왔던 기계적인 방법과 레이저 공정은 공정 분해능의 한계와 물리화학적인 변형 때문에 최종 부품의 성능저하와 불량률을 증가시켜 많은 문제점을 내포하고 있다. 반면에 고출력 펨토초 레이저 기반물질 공정 기술은 기존 레이저 공정에 비해 열적 손상이 매우 작기 때문에 최근 많은 분야에서 큰 관심을 불러일으키고 있다. 본 해설 논문에서는 박형 실리콘 기판의 마이크로 패키징 및 게르마늄 표면 공정을 통한 나노구조체 형성에 대해 본 연구진에서 발표한 최근의 개발 내용을 중심으로 관련 연구 분야를 소개하고자 한다.

• 한국결정성장학회지
• /
• 제21권4호
• /
• pp.153-157
• /
• 2011

Inductively Coupled Plasma(ICP)를 이용하여 다양한 조건으로 표면 처리한 Si(100) 기관 위에 Low Pressure Chemical Vapor Deposition(LPCVD)를 이용하여 Ge 층을 이종접합 성장하고, Ge 층 성장 초기의 표면 상태를 Scanning Electron Microscopy(SEM)을 통해 분석하였다. ICP를 이용하여 표면 처리된 Si(100) 기판 위에 성장된 Ge 층의 경우 ICP 처리하지 않은 시편보다 Ge 성장율이 약 5배 이상 증가되었다. ICP 처리된 시편의 Ge 성장률 증가는 ICP 표면 처리 공정으로 Si 기관 표면에서 떨어져 나간 missing dimer가 Ge adatom들에 핵을 형성할 자리를 제공하여 Ge island의 형성과 융합을 촉진시키는 것으로 사료된다.

• 한국전기전자재료학회논문지
• /
• 제18권12호
• /
• pp.1080-1086
• /
• 2005

We have studied the Ge redistribution after dry oxidation and the oxide growth rate of $Si_{1-x}Ge_x$ epitaxial layer. Oxidation were performed at 700, 800, 900, and $1,000\;^{\circ}C$. After the oxidation, the results of RBS (Rutherford Back Scattering) & AES(Auger Electron Spectroscopy) showed that Ge was completely rejected out of the oxide and pile up at $Si_{1-x}Ge_x$ interface. It is shown that the presence of Ge at the $Si_{1-x}Ge_x$ interface changes the dry oxidation rate. The dry oxidation rate was equal to that of pure Si regardless of Ge mole fraction at 700 and 800$^{\circ}C$, while it was decreased at both 900 and $1,000^{\circ}C$ as the Ge mole fraction was increased. The dry of idation rates were reduced for heavy Ge concentration, and large oxiidation time. In the parabolic growth region of $Si_{1-x}Ge_x$ oxidation, the parabolic rate constant are decreased due to the presence of Ge-rich layer. After the longer oxidation at the $1,000^{\circ}C$, AES showed that Ge peak distribution at the $Si_{1-x}Ge_x$ interface reduced by interdiffusion of silicon and germanium.

• ETRI Journal
• /
• 제42권5호
• /
• pp.781-789
• /
• 2020

In this study, an E-band low-noise amplifier (LNA) monolithic microwave integrated circuit (MMIC) has been designed using silicon-germanium 130-nm bipolar complementary metal-oxide-semiconductor technology to suppress unwanted signal gain outside operating frequencies and improve the signal gain and noise figures at operating frequencies. The proposed impedance-controllable filter has series (R_s) and parallel (R_p) resistors instead of a conventional inductor-capacitor (L-C) filter without any resistor in an interstage matching circuit. Using the impedance-controllable filter instead of the conventional L-C filter, the unwanted high signal gains of the designed E-band LNA at frequencies of 54 GHz to 57 GHz are suppressed by 8 dB to 12 dB from 24 dB to 26 dB to 12 dB to 18 dB. The small-signal gain S₂₁ at the operating frequencies of 70 GHz to 95 GHz are only decreased by 1.4 dB to 2.4 dB from 21.6 dB to 25.4 dB to 19.2 dB to 24.0 dB. The fabricated E-band LNA MMIC with the proposed filter has a measured S₂₁ of 16 dB to 21 dB, input matching (S₁₁) of -14 dB to -5 dB, and output matching (S₂₂) of -19 dB to -4 dB at E-band operating frequencies of 70 GHz to 95 GHz.

• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.303-307
• /
• 2006

본 논문에서는 게이트길이가 $0.9{\mu}m,\;0.1{\mu}m$를 갖는 p형 SiGe MOSFET에 대한 전기적 특성들을 TCAD 시뮬레이터를 이용하여 연구하였다. 또한 온도 300K와 77K일 때 2개의 캐리어 전송모델(하이드로 다이나믹 모델과 드리프트-확산 모델)을 사용하여 전기적 특성들을 비교 분석하였다. 본 논문에서는 드리프트-확산 모델보다는 하이드로 다이나믹 모델을 사용하였을 때 드레인 전류가 더 많이 흐름을 알 수 있었다. 게이트 길이가 $0.9{\mu}m$일 때 문턱 전압은 온도가 300K, 77K에서 각각 -0.97V와 -1.15V의 값을 가짐을 알수 있었다. 또한 게이트 길이가 $0.1{\mu}m$일 때 문턱전압들은 게이트길이가 $0.9{\mu}m$일 때의 값과 거의 같음을 알 수 있었다.