• 정보처리학회논문지D
• /
• 제18D권3호
• /
• pp.197-204
• /
• 2011

방송 신호를 수신하여 TV 등의 디스플레이 장치로 전달하는 셋톱박스는 다른 가전과는 다르게 대기모드, 즉 저전력모드가 존재하지 않는다. 이는 기술적 제약과 운용상의 이유로 인한 것이다. 현재 셋톱박스의 전원을 리모컨으로 끄면 방송을 시청하는 온모드 대비 80~90%의 높은 소비전력을 보인다. 이는 1W 미만으로 동작하는 다른 가전에 비해 월등히 높은 것이다. 국내 및 해외 선진국들은 셋톱박스의 에너지 효율을 높이고자 하는 정책을 시행하고 있다. 본 논문에서는 셋톱박스의 에너지 효율을 개선하고자 저전력 셋톱박스를 설계하고 진행 중인 개발에 대해 기술한다. 저전력 모드를 지원하는 SoC, 전원 모드를 구분하여 동작하도록 하는 시스템 하드웨어 및 소프트웨어, 그리고 방송사와의 연동을 통한 전원관리를 이루는 미들웨어 등이 핵심 개발 내용이다. 그리고 이를 통해 이룰 수 있는 에너지 소비 절감 효과를 보인다.

• 전자통신동향분석
• /
• 제34권5호
• /
• pp.14-25
• /
• 2019

As the Internet of Things, artificial intelligence and big data have received a lot of attention as key growth engines in the era of the fourth industrial revolution, data acquisition and utilization in mobile, automotive, robotics, manufacturing, agriculture, health care and national defense are becoming more important. Due to numerous data-based industrial changes, demand for sensor technologies is exploding, especially for intelligent sensor technologies that combine control, judgement, storage and communication functions with the sensors's own functions. Intelligent sensor technology can be defined as a convergence component technology that combines intelligent sensor units, intelligent algorithms, modules with signal processing circuits, and integrated plaform technologies. Intelligent sensor technology, which can be applied to variety of smart IT convergence services such as smart devices, smart homes, smart cars, smart factory, smart cities, and others, is evolving towards intelligent and convergence technologies that produce new high-value information through recognition, reasoning, and judgement based on artificial intelligence. As a result, development of intelligent sensor units is accelerating with strategies for miniaturization, low-power consumption and convergence, new form factor such as flexible and stretchable form, and integration of high-resolution sensor arrays. In the future, these intelligent sensor technologies will lead explosive sensor industries in the era of data-based artificial intelligence and will greatly contribute to enhancing nation's competitiveness in the global sensor market. In this report, we analyze and summarize the recent trends in intelligent sensor technologies, especially those for four core technologies.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.634-643
• /
• 2021

본 논문에서는 실시간 SAR (synthetic aperture radar) 영상 생성을 위한 RDA (range Doppler algorithm)의 FPGA 기반 가속화 기법을 제안한다. RDA의 연산 과정인 거리 및 방위 압축 연산을 가속하기 위한 시스토릭 어레이 구조 기반 정합 필터와 RCM (range cell migration)을 보상해 주기 위한 고속의 sinc 보간 연산기의 하드웨어 구조를 제시하고, Xilinx Alveo FPGA에 다채널 커널 형태로 구현하여 가속을 진행하였다. 제안된 구조의 하드웨어를 사용하여 4096×4096 크기의 영상 생성시간을 측정한 결과, Nvidia RTX3090 GPU를 사용하여 SAR 영상을 생성하는 시간보다 약 2배 가속이 가능함을 확인하였다. 또한, 제안된 가속 하드웨어는 60,247개의 CLB LUT, 103,728개의 CLB register, 20개의 block RAM tile과 592개의 DPS로 구현 가능하며, 최대 동작속도는 312 MHz임을 확인하였다.

• 한국정보통신학회논문지
• /
• 제26권5호
• /
• pp.694-702
• /
• 2022

본 연구에서는 ATSC 기반 무선통신시스템을 비면허대역에서 개인방송시스템으로 활용 가능함을 보였다. 혼/간섭 신호가 존재하는 비면허대역에서 양질의 서비스를 제공하기 위하여 CR 개념을 도입한 채널 적응형 시스템으로 설계하였으며, 폐루프 능동위상배열안테나를 설계하여 연동함으로써 고신뢰성 통신이 가능함을 보였다. USRP기반으로 하는 오픈소스 신호처리 플랫폼인 GNU Radio를 사용하였고 이와 더불어 내부 FPGA에 추가적인 기능을 구현함으로써, 사용자가 원하는 ATSC 기반 개인방송 플랫폼을 쉽고 유연하게 설계하고 수정할 수 있도록 하였다. 또한, 실시간으로 송수신 간 채널의 상태 및 통신 파라미터 등의 정보를 전송하는 리턴 채널과 스펙트럼 검출을 구현하여 통신 주파수 자원을 효율적으로 관리 및 제어할 수 있도록 하였다.

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.265-272
• /
• 2023

본 논문에서는 FMCW(Frequency Modulated Continuous Wave) SAR(Synthetic Aperture Radar) 기반 실시간 영상 형성을 위해 RDA(Range Doppler Algorithm)의 GPU 가속 커널을 개발하였다. Host와 GPU device 사이의 데이터 전송 시간을 최소화하기 위해 pinned 메모리를 사용하였고, 데이터의 전송 횟수를 최소화하기 위해 모든 RDA 연산을 GPU에서 수행하도록 커널을 구성하였다. FMCW 드론 SAR 실험을 통해 데이터셋를 획득하였고, intel i7-9700K CPU, 32GB RAM과 Nvidia RTX 3090 GPU 환경에서 GPU의 가속 효과를 측정하였다. Host-device간 데이터 전송 시간을 포함했을 경우 CPU 대비 최대 3.41배 가속된 것으로 측정되었고, 데이터 전송 시간을 포함하지 않고 연산의 가속 효과만을 측정했을 때, 최대 156배 가속 가능함을 확인할 수 있었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제17권11호
• /
• pp.3099-3120
• /
• 2023

The present fast-moving era brings a serious stress issue that affects elders and youngsters. Everyone has undergone stress factors at least once in their lifetime. Stress is more among youngsters as they are new to the working environment. whereas the stress factors for elders affect the individual and overall performance in an organization. Electroencephalogram (EEG) based stress level classification is one of the widely used methodologies for stress detection. However, the signal processing methods evolved so far have limitations as most of the stress classification models compute the stress level in a predefined environment to detect individual stress factors. Specifically, machine learning based stress classification models requires additional algorithm for feature extraction which increases the computation cost. Also due to the limited feature learning characteristics of machine learning algorithms, the classification performance reduces and inaccurate sometimes. It is evident from numerous research works that deep learning models outperforms machine learning techniques. Thus, to classify all the emotions based on stress level in this research work a hybrid deep learning algorithm is presented. Compared to conventional deep learning models, hybrid models outperforms in feature handing. Better feature extraction and selection can be made through deep learning models. Adding machine learning classifiers in deep learning architecture will enhance the classification performances. Thus, a hybrid convolutional neural network model was presented which extracts the features using CNN and classifies them through machine learning support vector machine. Simulation analysis of benchmark datasets demonstrates the proposed model performances. Finally, existing methods are comparatively analyzed to demonstrate the better performance of the proposed model as a result of the proposed hybrid combination.

• 한국정보전자통신기술학회논문지
• /
• 제11권1호
• /
• pp.18-25
• /
• 2018

본 논문에서는 범용 DSP 칩을 이용한 저전력 다중 채널 보청기 시스템 구현을 제시한다. 본 시스템은 WDRC(Wide Dynamic Range Compression)를 이용한 음향 증폭 알고리즘, 적응 하울링 제거 알고리즘, 단일 채널 잡음 감소 알고리즘을 포함한다. 저전력 구현을 위해 각 알고리듬을 정수연산 프로그램으로 재구성하였고, BelaSigna(R) 250의 명령어를 사용하여 정수연산 프로그램을 어셈블리 프로그램으로 변환하였다. 실시간 시스템을 사용한 실험을 통해 각 알고리즘의 성능을 확인하였다. 또한 구현 시스템의 클럭을 측정하였으며, 그 결과 전체 신호 처리 블록이 대략 7.02MHz 클럭에서 실시간으로 동작함을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제22권2호
• /
• pp.11-19
• /
• 2015

Since CMOS device scaling has stalled, three-dimensional (3-D) integration allows extending Moore's law to ever high density, higher functionality, higher performance, and more diversed materials and devices to be integrated with lower cost. 3-D integration has many benefits such as increased multi-functionality, increased performance, increased data bandwidth, reduced power, small form factor, reduced packaging volume, because it vertically stacks multiple materials, technologies, and functional components such as processor, memory, sensors, logic, analog, and power ICs into one stacked chip. Anticipated applications start with memory, handheld devices, and high-performance computers and especially extend to multifunctional convengence systems such as cloud networking for internet of things, exascale computing for big data server, electrical vehicle system for future automotive, radioactivity safety system, energy harvesting system and, wireless implantable medical system by flexible heterogeneous integrations involving CMOS, MEMS, sensors and photonic circuits. However, heterogeneous integration of different functional devices has many technical challenges owing to various types of size, thickness, and substrate of different functional devices, because they were fabricated by different technologies. This paper describes new 3-D heterogeneous integration technologies of chip self-assembling stacking and 3-D heterogeneous opto-electronics integration, backside TSV fabrication developed by Tohoku University for multifunctional convergence systems. The paper introduce a high speed sensing, highly parallel processing image sensor system comprising a 3-D stacked image sensor with extremely fast signal sensing and processing speed and a 3-D stacked microprocessor with a self-test and self-repair function for autonomous driving assist fabricated by 3-D heterogeneous integration technologies.

• 융합보안논문지
• /
• 제16권7호
• /
• pp.113-120
• /
• 2016

본 논문은 SHA-1 암호 알고리즘의 최대 임계 지연과 유사한 연산 지연을 갖는 새로운 고속 SHA-1 파이프라인 구조를 제안한다. 기존 SHA-1 파이프라인 구조들은 하나의 단계연산 혹은 언폴딩된 단계연산에 기반한 파이프라인 구조를 갖는다. 파이프라인 실행에 따른 병렬 처리로 성능은 크게 향상되나, 라운드의 모든 단계연산을 언폴딩하였을 때와 비교하여 최대 임계 지연의 크기가 증가한다. 제안한 파이프라인 스테이지 회로는 라운드의 최대 임계 지연을 반복 연산 수로 나눈 만큼의 지연 시간을 갖도록 구성함으로써, 불필요한 레이턴시 증가를 방지하였다. 실험 결과, 회로크기에 따른 동작속도 비율에서 제안된 SHA-1 파이프라인 구조는 0.99 및 1.62로 기존 구조에 비해 우월함을 증명하였다. 제안된 파이프라인 구조는 반복 연산을 갖는 다양한 암호 및 신호 처리 회로에 적용 가능할 것으로 기대된다.

• 전기전자학회논문지
• /
• 제9권1호
• /
• pp.65-71
• /
• 2005

실세계에서 발생하는 물리적인 신호는 센서를 통하여 전기적 신호로 바뀌어 전자회로에 입력된다. 입력된 전기적 신호는 아날로그 형태인데 디지털 신호처리를 위해서 아날로그-디지털 변환기 (ADC Analog-Digital Converter)를 사용하여 디지털 신호로 변환시켜야 한다. 실리콘 마이크로 센서와 결합되어 사용되는 신호처리 회로 및 ADC는 단일칩에 구현되기 용이하도록 저전력 및 소면적으로 설계되어야 한다. 본 논문에서는 실리콘 마이크로센서와 단일칩에 구현하기 적합하도록 실리콘 사용 면적을 대폭 줄인 전하재분배 방식의 ADC를 설계하였다. 설계된 방식은 4 비트 변환을 두 차례 수행하여 8 비트 변환을 하는 방식으로 기존 방식에 비해 커패시터 어레이의 면적을 1/16로 줄였다. 연적을 줄인 대신 변환에 사용된 클럭의 수는 2배 정도 증가되었으나 압력센서의 신호는 고속 변환이 요구되지 않으므로 압력센서에 적합하다고 할 수 있다.