• Proceedings of the KAIS Fall Conference
• /
• 2001.11a
• /
• pp.169-172
• /
• 2001

다층 MEMS구조의 기초기판쌍 소재로 쓰일 수 있는 Si∥SiO₂/Si₃N₄∥Si 기판쌍의 직접접합 가능성을 확인하기 위해서 2000Å-SiO₂와 500Å-Si₃N₄층을 가진 직경 10cm의 실리콘 기판을 각각 친수성 및 소수성 표면세척을 하고 청정분위기에서 경면끼리 가접을 실시하였다. 가접된 기판쌍을 통상의 박스형 전기로를 이용하여 400, 600, 800, 1000, 1200℃ 범위에서 2시간 동안 가열하여 접합을 완료하였다. 완성된 기판쌍을 적외선분석기를 이용하여 접합면적을 확인하였고, 면도칼 삽입법으로 접합계면에너지를 측정하였다. 실험온도 범위 내에서 Si∥SiO₂/Si₃N₄∥Si 기판쌍은 1000℃ 이상에서 접합계면에너지는 2,344mJ/㎡을 나타냈으며, 이는 기존의 Si/Si의 동종접합기판쌍과 동등한 수준의 접합강도로서 부가가치가 큰 새로운 조합의 기판쌍 제조가 가능하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.103-103
• /
• 1999

CeO2 는 cubic 구조의 일종인 CeF2 구조를 가지며 격자 상수가 0.541nm로 Si의 격자 상수 0.543nm와 거의 비슷하여 Si과의 부정합도가 0.35%에 불과하여 CeO2를 Si 기판 위에 에피택셜하게 성장시킬 수 있는 가능성이 크다. 따라서 SOI(Silicon-On-Insulator) 구조의 실현을 위하여 Si 기판위에 CeO2를 에피택셜하게 성장시키려는 많은 노력이 있었다. 또한 CeO2 는 열 적으로 대단히 안정된 물질로서 금속/강유전체/반도체 전계효과 트랜지스터(MFSFET : metal-ferroelectric-semiconductor field effect transistor)에서 ferroelectric 박막과 Si 기판사이에 완충층으로 사용되어 강유전체의 구성 원자와 Si 원자들간의 상호 확산을 방지함으로써 경계면의 특성을 향상시기키 위해 사용된다. e-beam evaporation와 laser ablation에 의한 Si 기판 위의 CeO2 격자 성장에 관한 많은 보고서가 있다. 이 방법들은 대규모 생산 공정에서 사용하기 어려운 반면 RF-magnetron sputtering은 대규모 반도체 공정에 널리 쓰인다. Sputtering에 의한 Si 기판위의 CeO2 막의 성장에 관한 보고서의 수는 매우 적다. 이 논문에서는 Ce target을 사용한 reactive rf-magnetron sputtering에 의해 Si(100) 과 Si(111) 기판위에 성장된 CeO2 의 구조 및 전기적 특성을 보고하고자 한다. 주요한 증착 변수인 증착 power와 증착온도, Seed Layer Time이 성장막의 결정성에 미치는 영향을 XRD(X-Ray Diffractometry) 분석과 TED(Transmission Electron Diffration) 분석에 의해 연구하였고 CeO2 /Si 구조의 C-V(capacitance-voltage)특성을 분석함으로써 증차된 CeO2 막과 실리콘 기판과의 계면 특성을 연구하였다. CeO2 와 Si 사이의 계면을 TEM 측정에 의해 분석하였고, Ce와 O의 화학적 조성비를 RBS에 의해 측정하였다. Si(100) 기판위에 증착된 CeO2 는 $600^{\circ}C$ 낮은 증착률에서 seed layer를 하지 않은 조건에서 CeO2 (200) 방향으로 우선 성장하였으며, Si(111) 기판 위의 CeO2 박막은 40$0^{\circ}C$ 높은 증착률에서 seed layer를 2분이상 한 조건에서 CeO2 (111) 방향으로 우선 성장하였다. TEM 분석에서 CeO2 와 Si 기판사이에서 계면에서 얇은 SiO2층이 형성되었으며, TED 분석은 Si(100) 과 Si(111) 위에 증착한 CeO2 박막이 각각 우선 방향성을 가진 다결정임을 보여주었다. C-V 곡선에서 나타난 Hysteresis는 CeO2 박막과 Si 사이의 결함때문이라고 사료된다.

• Journal of the Microelectronics and Packaging Society
• /
• v.21 no.3
• /
• pp.67-71
• /
• 2014

An attempt to grow high quality GaN on silicon substrate using metal organic chemical vapor deposition (MOCVD), herein GaN epitaxial layers were grown on various Si(111) substrates. Thin Platinum layer was deposited on Si(111) substrate using sputtering, followed by thermal annealing to form Pt nano-clusters which act as masking layer during dry-etched with inductively coupled plasma-reactive ion etching to generate nano-patterned Si(111) substrate. In addition, micro-patterned Si(111) substrate with circle shape was also fabricated by using conventional photo-lithography technique. GaN epitaxial layers were subsequently grown on micro-, nano-patterned and conventional Si (111) substrate under identical growth conditions for comparison. The GaN layer grown on nano-patterned Si (111) substrate shows the lowest crack density with mirror-like surface morphology. The FWHM values of XRD rocking curve measured from symmetry (002) and asymmetry (102) planes are 576 arcsec and 828 arcsec, respectively. To corroborate an enhancement of the growth quality, the FWHM value achieved from the photoluminescence spectra also shows the lowest value (46.5 meV) as compare to other grown samples.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.209.1-209.1
• /
• 2013

GaP는 가시광선 발광다이오드을 얻을 수 있는 적절한 재료중의 하나로 해당영역의 파장에 대하여 높은 양자효율을 얻을 수 있고, 깊은 준위 재결합이 없기 때문에 GaP 녹색 및 As 첨가한 GaAsP 적색 LED 에 적용할 수 있습니다. 또한, 상온에서 2.2 eV 에 해당하는 넓은 에너지 밴드갭을 가지고 있으므로, 소음이 없는 자외선 검출기에도 적합합니다. 이 물질에 대한 소자들은 기존에 GaP 기판을 사용하였습니다. 최근, GaP 와 격자상수가 비슷한 Si 기판을 활용하여 그 위에 성장하는 방법에 대한 관심이 많아졌습니다. Si는 물리적 및 화학적으로 안정하고 딱딱한 소재이며 대면적 기판을 쉽게 얻을 수 있어 전자 기기 및 대규모 집적 회로의 좋은 소재입니다. Si 와 대조적으로 GaP은 깨지기 쉬운 재료이며 GaP 기판은 Si와 같은 대면적 기판을 얻을 수 없습니다. 이러한 문제의 한 가지 해결책은 Si 기판위에 GaP 층의 성장입니다. GaP 과 Si의 조합은 현재의 광전소자 들에 더하여 더 많은 응용프로그램들을 가능하게 할 것입니다. 그러나, Si 기판위에 GaP 성장 시 삼차원적 성장 및 역위상 경계면과 같은 문제점들이 발생하므로 질이 높고 균일한 결정의 GaP 를 얻기가 어렵습니다. 따라서, Si 에 GaP 의 성장시 초기 단계를 제어하는 성장 기술이 필요합니다. 본 연구에서는, 유기금속화학증착법을 이용하여 Si 기판위에 양질의 GaP를 얻을 수 있는 최적의 성장조건을 얻고자 합니다. 실험 조건은 Si에 GaP의 에피택셜 성장의 초기 단계에 영향을 주는 V/III 비율, 성장압력, 기판방향 등을 가변하는 조건으로 진행하였습니다. V/III 비율은 100~6400, 성장 압력은 76~380 Torr로 진행하였고, Si 기판은 just(001)과 2~6도 기울어진 (001) 기판을 사용하였습니다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2006.05a
• /
• pp.115-120
• /
• 2006

MEMS 소자의 접합과 패키징에 Pb free solder를 사용하게 됨에 따라 발생하는 문제들로 인하여 보다 쉽고 간편하게 hermetic이 유지될 수 있는 방법을 검토하게 되었다. 따라서 본 연구는 epoxy 계통의 negative PR인 XP SU-8 3050 NO-2를 접착제로 사용 시 Si시편/ 유리기판, Si시편/LTCC기판에서 hermetic 특성의 고찰이 목적이다. Si시편/유리기판과 Si시편/LTCC기판의 접합 계면에 접착제로 negative PR을 토출하고 활성화 공정조건을 행한 시편들에서 hermetic이 얻어졌다. Si시편/유리기판의 leak rate는 $5.9{\times}10^{-8}mbar-1/sec$로 접합방법에 따른 영향은 없었으며, Si시편/LTCC 기판에서 leak rate는 $4.9{\times}10^{-8}mbar-1/sec$로 Si시편/유리기판과 비슷하였다. 향후 He leak rate를 개선하기 위해서는 LTCC 기판을 가공하여 PR 흐름방지 턱을 만들고, UV expose 에너지를 높이고 ($400mj/cm^2$ 조사), 시린지/기판의 gap 조절을 자동화 할 수 있는 vision system이 부착된 장비를 사용하면, 보다 낮은 leak rate 값을 얻을 수 있어 우수한 hermetic이 유지된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.210-210
• /
• 2012

Ge 기판을 이용한 GaInP/GaAs/Ge 삼중접합 태양전지는 43.5%의 높은 광전효율을 기록하고 있으며, 이를 지상용 태양광 발전시스템에 이용하려는 연구가 진행 중이다[1]. 그러나, 이러한 다중접합 태양전지는 셀 제작 비용에 있어 Ge기판의 가격이 차지하는 비중이 높고 대면적 기판을 이용하기 힘든 단점이 있다. 한편, 무게, 기계적 강도와 열전도도 측면에서 Si 기판은 Ge 기판에 비해 장점이 있다. 아울러, 상대적으로 낮은 가격의 대면적 기판을 사용할 수 있기 때문에 Si 기판으로 Ge 기판을 대체할 경우 다중접합 태양전지의 높은 제작 비용을 낮추는 효과도 기대할 수 있다. Si 기판의 장점을 취하며 고효율 태양전지를 제작하기 위해, 이번 실험에서 우리는 Ge 에피층이 성장된 Si 기판 위에 GaAs 태양전지를 제작하였다. GaAs, GaInP와 비슷한 격자상수를 갖고 있는 Ge과 달리, Si은 이들 물질(GaAs, GaInP)과 4%의 격자상수 차이를 갖고 있으며 이로 인해 성장과정에서 관통전위가 발생하게 된다. 이러한 관통전위는 소자의 개방전압을 감소시키는 원인으로 작용한다. 실제로 Si 기판 위에 제작된 GaAs/Ge 이중접합 태양전지에서 관통전위 밀도에 따른 개방전압 감소를 확인할 수 있었다. 관통전위로 인한 영향 이외에, Si 기판위에 제작된 태양전지에서는Ge 기판 위에 제작된 태양전지에 비하여 낮은 fill factor가 관찰되었다. 이것은 Si 기판 위에 제작된 GaAs/Ge 이중접합 태양전지가 높은 직렬저항을 가지고 있기 때문이다. 따라서 이번 실험에서는 Si 기판 위에 제작한 GeAs/Ge 이중접합 태양전지의 직렬저항의 원인을 전산모사와 실험을 통하여 규명하였다. TCAD (APSYS-2010)를 이용한 전산모사 결과, Si 기판의 낮은 불순물 농도 ($1{\times}10^{15}/cm^3$)에 따른 직렬저항의 원인으로 파악되었으며, 전류-전압 특성을 측정하여 실험적으로 이를 확인하였다. 이러한 직렬저항 성분을 줄이기 위하여 Si 기판의 p형 불순물 농도가 전류 전압 특성 곡선에 미치는 영향을 전산모사를 통하여 알아보았으며, Si 기판의 불순물 농도가 $1{\times}10^{17}/cm^3$ 이상으로 증가할 경우, 직렬저항 성분이 크게 감소 하는 것을 전산모사 결과로 예상할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.67-67
• /
• 2000

CeO2는 cubic 구조의 일종인 CaR2 구조를 가지고 있으며 격자상수가 Si의 격장상수와 매우 비슷하여 Si 기판위에 에피텍셜하게 성장할 수 있는 가능성이 매우 크다. 따라서 SOI(silicon-on-insulator)구조의 실현을 위하여 Si 기판위에 CeO2 박막을 에피텍셜하게 성장시키려는 많은 노력이 있어왔다. 또한 metal-ferroelectric-semiconductor field effect transistor)에서 ferroelectric 박막과 Si 기판사이의 완충층으로 사용된다. 이러한 CeO2의 응용을 위해서는 Si 기판 위에 성장된 CeO2 박막의 방위성 및 CeO2/Si 구조의 전기적 특성을 알아보는 것이 매우 중요하다. 본 연구에서는 Si(100) 기판위에 CeO2(200)방향으로 성장하는 박막과 EcO2(111) 방향으로 성장하는 박막을 rf magnetron sputtering 방법으로 증착하여 각각의 구조적, 전기적 특성을 분석하였다. RCA 방법으로 세정한 P-type Si(100)기판위에 Ce target과 O2를 사용하여 CeO2(200) 및 CeO2(111)박막을 증착하였다. 증착후 RTA(rapid thermal annealing)방법으로 95$0^{\circ}C$, O2 분위기에서 5분간 열처리를 하였다 이렇게 제작된 CeO2 박막의 구조적 특성을 XRD(x-ray diffraction)방법으로 분석하였고, Al/CeO2/Si의 MIS(metal-insulator-semiconductor)구조를 제작하여 C-V (capacitance-voltage), I-V (current-voltage) 특성을 분석하였으며 TEM(transmission electron microscopy)으로 증착된 CeO2막과 Si 기판과의 계면 특성을 연구하였다. C-V특성에 있어서 CeO2(111)/Si은 CeO2(111)의 두께가 증가함에 따라 hysteresis windows가 증가한 방면 CeO2(200)/Si은 hysteresis windows가 아주 작을뿐만 아니라 CeO2(200)의 두께가 증가하더라도 hysteresis windos가 증가하지 않았다. CeO2(111)/Si과 CeO2(200)/Si의 C-V 특성의 차이는 CeO2(111)과 CeO2(200)이 Si 기판에 의해 받은 stress의 차이와 이에 따른 defect형성의 차이에 의한 것으로 사료된다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.151-151
• /
• 2003

열화학기상증착법(Thermal-CVD)을 이용하여 SOI(snilicon-on-insulator)기판과 실리콘기판 상에 단결정 3C-SiC 이종박막을 동시에 성장하고, 그 특성을 비교 분석하였다. 결정성 평가로는 X-선 회절(XRD)분석과 Raman 산란 분광분석, 그리고 투과전자현미경을 이용하였고, 잔류 웅력 비교 분석으로는 laser scanning 방법 과 Raman 산란 분광분석의 3C-SiC LO peak의 위치변화, 그리고 X-선 회절분석의 3C-SiC(004) peak의 위치변화를 이용하였다. 그 결과 SOI 기판과 실리콘 기판상에 고품위의 단결정 3C-SiC 박막이 성장됨을 확인하였고, SOI 기판을 사용한 경우 실리콘 기판에 비해 성장된 3C-SiC 이종박막의 잔류 응력이 실제로 감소됨을 확인하였다.

• Journal of the Korean Vacuum Society
• /
• v.19 no.5
• /
• pp.371-376
• /
• 2010

The GaAs epitaxial layers were grown on Si(100) substrates by molecular beam epitaxy (MBE) using the two-step method. The Si(100) substrates were cleaned with three different surface cleaning methods of vacuum heating, As-beam exposure, and Ga-beam deposition at the substrate temperature of $800^{\circ}C$ in the MBE growth chamber. Growth temperature and thickness of the GaAs epitaxial layer were $800^{\circ}C$ and $1{\mu}m$, respectively. The surface structure and properties were investigated by reflection high-energy electron diffraction (RHEED), AFM (Atomic force microscope), DXRD (Double crystal x-ray diffraction), PL (Photoluminescence), and PR (Photoreflectance). From RHEED, the surface structure of GaAs epitaxial layer grown on Si(100) substrate with Ga-beam deposition is ($2{\times}4$). The GaAs epitaxial layer grown on Si(100) substrate with Ga-beam deposition has a high quality.

• Korean Journal of Crystallography
• /
• v.12 no.3
• /
• pp.166-170
• /
• 2001

Dopants implanted in silicon substrate affect the reaction between cobalt and silicon substrate. Phosphorous, unlike boron and arsenic, suppressing the reaction between cobalt and silicon induces CoSi formation during a low temperature thermal treatment instead of CoSi₂formation. The CoSi layer should move to the silicon substrate to fill the vacant volume that is generated in the silicon substrate due to the silicon out-diffusion into the cobalt/CoSi interface. The movement of CoSi at gate sidewall spacer region is suppressed by a cohesion between gate oxide and CoSi layers, resulting in a void formation at the gate sidewall spacer edge.