• 자원리싸이클링
• /
• 제26권6호
• /
• pp.45-49
• /
• 2017

반도체 산업의 실리콘(Si) 제조과정에서 실리콘과 실리콘 카바이드(SiC)를 포함하는 폐 슬러리가 발생하게 된다. 폐 슬러리는 단순히 시멘트로 고형화하여 보관하거나 매립하는 방법이 있지만, 본 연구에서는 제강공정의 부원료인 승온제로 사용하는 방안이 제시되었다. 폐 슬러리를 정제하여 분말을 만들어 SiC계 슬러지 브리켓으로 재활용하였다. SiC계 슬러지 브리켓은 화학적 성분을 분석하고 투입시기와 투입량에 따른 승온제 특성을 관찰하였다. 이 결과 SiC계 슬러지 브리켓은 제강공장에서 저비용과 고효율로 용강온도를 높이는 효과가 있었다.

• 한국전기전자재료학회논문지
• /
• 제18권5호
• /
• pp.389-395
• /
• 2005

The etching technology of the high aspect ratio contact(HARC) is necessary at the critical contact processes of semiconductor devices. Etching the $SiO_{2}$ contact hole with the sub-micron design rule in manufacturing VLSI devices, the unexpected phenomenon of 'profile tilting' or 'bottom distortion' is often observed. This makes a short circuit between neighboring contact holes, which causes to drop seriously the device yield. As the aspect ratio of contact holes increases, the high C/F ratio gases, $C_{4}F_{6}$, $C_{4}F_{8}$ and $C_{5}F_{8}$, become widely used in order to minimize the mask layer loss during the etching process. These gases provide abundant fluorocarbon polymer as well as high selectivity to the mask layer, and the polymer with high sticking yield accumulates at the top-wall of the contact hole. During the etch process, many electrons are accumulated around the asymmetric hole mouth to distort the electric field, and this distorts the ion trajectory arriving at the hole bottom. These ions with the distorted trajectory induce the deformation of the hole bottom, which is called 'profile tilting' or 'bottom distortion'. To prevent this phenomenon, three methods are suggested here. 1) Using lower C/F ratio gases, $CF_{4}$ or $C_{3}F_{8}$, the amount of the Polymer at the hole mouth is reduced to minimize the asymmetry of the hole top. 2) The number of the neighboring holes with equal distance is maximized to get the more symmetry of the oxygen distribution around the hole. 3) The dual frequency plasma source is used to release the excessive charge build-up at the hole mouth. From the suggested methods, we have obtained the nearly circular hole bottom, which Implies that the ion trajectory Incident on the hole bottom is symmetry.

• International Journal of Precision Engineering and Manufacturing
• /
• 제8권2호
• /
• pp.44-48
• /
• 2007

In recent years, the size of plane substrates and semiconductor wafers has increased. As conventional contact transportation systems composed of, for example, carrier rollers, belt conveyers, and robot hands carry these longer and wider substrates, the increased weight results in increased potential for fracture. A noncontact transportation system is required to solve this problem. We propose a new noncontact transportation system combining acoustic viscous and aerostatic forces to provide damage-free transport. In this system, substrates are supported by aerostatic force and transported by acoustic viscous streaming induced by traveling wave deformation of a disk-type stator. A ring-type piezoelectric transducer bonded on the stator excites vibration. A stator with a high Q piezoelectric transducer can generate traveling vibrations with amplitude of $3.2{\mu}m$. Prior to constructing a carrying road for substrates, we clarified the basic properties of this technique and stator vibration characteristics experimentally. We constructed the experimental equipment using a rotational disk with a 95-mm diameter. Electric power was 70 W at an input voltage of 200 Vpp. A rotational torque of $8.5\times10^{-5}Nm$ was obtained when clearance between the stator and disk was $120{\mu}m$. Finally, we constructed a noncontact transport apparatus for polycrystalline silicon wafers $(150(W)\times150(L)\times0.3(t))$, producing a carrying speed of 59.2 mm/s at a clearance of 0.3 mm between the stator and wafer. The carrying force when four stators acted on the wafer was $2\times10^{-3}N$. Thus, the new noncontact transportation system was demonstrated to be effective.

• 한국재료학회지
• /
• 제25권1호
• /
• pp.21-26
• /
• 2015

CMP(Chemical Mechanical Polishing) Processes have been used to improve the planarization of the wafers in the semiconductor manufacturing industry. Polishing performance of CMP Process is determined by the chemical reaction of the liquid sol containing abrasive, pressure of the head portion and rotational speed of the polishing pad. However, frictional heat generated during the CMP process causes agglomeration of the particles and the liquidity degradation, resulting in a non-uniform of surface roughness and surface scratch. To overcome this chronic problem, herein, we introduced NaCl salt as an additive into silica sol for elimination the generation of frictional heat. The added NaCl reduced the zata potential of silica sol and increased the contact surface of silica particles onto the sapphire wafer, resulting in increase of the removal rate up to 17 %. Additionally, it seems that the silica particles adsorbed on the polishing pad decreased the contact area between the sapphire water and polishing pad, which suppressed the generation of frictional heat.

• 전력전자학회논문지
• /
• 제14권5호
• /
• pp.343-354
• /
• 2009

본 논문에서는 집적 가능한 전력변환기 제작을 위하여 자화 소자가 없는 전력용 직류-직류 변환기를 제안하였다. 자화 소자가 없는 대신, 압전 트랜스듀서의 유도성 임피던스 구간을 사용함으로써 에너지 저장 및 소프트 스위칭을 위한 공진파형을 구현하였다. 압전소자는 권선이 없고 전극을 사용하여 전력을 전달하므로, 반도체 공정을 통한 대량생산이 가능한 장점이 있다. 본 논문에서는 압전 트랜스듀서를 적용가능한 승압형 공진형 직류-직류 변환 회로를 제안하고, 동작모드 및 주파수 제어 특성을 분석하였다. 또한, 단일 컨버터를 확장한 다중 직렬형 토폴로지를 살펴보고, 동일하게 주파수 제어 특성을 분석하였다. 분석 결과를 검증하기 위하여 10W 출력 직류-직류 전력변환기 하드웨어를 제작하였다. 또한 확장형 다중 직렬 컨버터 하드웨어를 제작하여 검증하였다. 단일 컨버터와 동일하게 주파수 제어 특성을 보였으며, 전력변환기로 매우 우수한 효율 성능을 보임을 알 수 있었다.

• 전력전자학회논문지
• /
• 제14권1호
• /
• pp.8-14
• /
• 2009

현재 사용하고 있는 LCD(Liquid Crystal Display) Backlight용 램프는 주로 CCFL(Cold Cathod Fluorescent Lamp)과 EEFL(External Electrode Fluorescent Lamp)이 사용되고 있다. 하지만 이 램프는 수은을 사용하여 RoHS(the Restriction of e use of certain Hazardous Substances in electrical and electronic equipment)규제가 점점 강화되면서 사용이 제한되고 있으며, 이에 따라 수은을 사용하지 않는 램프의 제작이 불가피해지고 있다. 또한 LCD TV는 CRT와 PDP와는 다른 LCD만의 Hold-type 특성과 LC(Liquid Crystal)의 응답속도로 인하여 Motion Blur현상이 나타나는 단점이 있다. 본 논문에서는 RoHS 규제를 만족시키는 무수은 면광원 램프를 구동하기 위한 인버터를 제안한다. 제안한 인버터는 포워드 방식을 사용하여 반도체 소자 및 자기 소자의 수를 줄여서 구동회로가 간단하다. 또한 면광원 램프를 세로방향으로 6블록으로 나누어 스캔구동을 하여 Motion Blur현상을 저감 시켰다. 끝으로 실험을 통하여 제안한 인버터의 유용성을 입증하였다.

• 융합신호처리학회논문지
• /
• 제5권2호
• /
• pp.165-171
• /
• 2004

반도체 IC의 소형화와 고 밀도화에 따르는 소자의 외관적 불량을 육안으로 식별하는 것이 거의 불가능하며, 불량요소도 다양하여 고 정밀 비젼시스템의 도입이 필수적인 제조공정으로 자리매김 되고 있다. 특히 리드의 뜸 상태검사는 망상처리 알고리즘의 구현이 어려운 점이 있다. 따라서 본 논문에서는 칩의 면적이 1cm${\times}$0.5cm인 SOP형 IC의 불량을 검출하는 외관검사 시스템을 구현하고, 그 성능을 평가하고자 한다. 여러 가지 항목을 최적으로 검사하기 위하여 기하적 길이, 간격, 각도, 명도 및 위치보정 등을 이론적으로 전개하였고, 시스템 구성을 위해 인터페이스 회로를 설계하여 Handler와 결합하였다. 그 결과 초당 2개의 IC를 검사하고, 화소 당 20$\mu$m의 분해능을 가지는 계측 정밀도를 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제30권8호
• /
• pp.469-473
• /
• 2017

We investigated the effect of different thin-film thicknesses (25, 30, and 40 nm) on the electrical performance of solution-processed indium-zinc-oxide (IZO) thin-film transistors (TFTs). The structural properties of the IZO thin films were investigated by atomic force microscopy (AFM). AFM images revealed that the IZO thin films with thicknesses of 25 and 40 nm exhibit an uneven distribution of grains, which deforms the thin film and degrades the performance of the IZO TFT. Further, the IZO thin film with a thickness of 30 nm exhibits a homogeneous and smooth surface with a low RMS roughness of 1.88 nm. The IZO TFTs with the 30-nm-thick IZO film exhibit excellent results, with a field-effect mobility of $3.0({\pm}0.2)cm^2/Vs$, high Ion/Ioff ratio of $1.1{\times}10^7$, threshold voltage of $0.4({\pm}0.1)V$, and subthreshold swing of $0.7({\pm}0.01)V/dec$. The optimization of oxide semiconductor thickness through analysis of the surface morphologies can thus contribute to the development of oxide TFT manufacturing technology.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.247-250
• /
• 2006

현재 고밀도 반도체제작 환경에서는 Reactive ion Etching (RIE) 과정에서의 생산성을 극대화하기 위해서 비이상적인 공정장비를 발견하는 것이 매우 중요하다. 생산과정에서 오류발견의 중요성을 설명하기 위해 Support Vector Machine (SVM)은 실시간으로 공정오류에 대한 판단에 대한 도움을 주기 위해 사용되었다. baseline run으로부터 얻은 데이터로 SVM 모델을 구성하고 정상인 run 데이터와 비정상 run 데이터로 SVM 모델을 검증한다. 통계적 공정제어에서 흔히 이용되는 control limits를 도입하여 정상데이터가 내재하고 있는 램덤 변화율이 반영된 SVM 모델 기반의 control limits를 수립하고, 그 control limits를 바탕으로 오류발견을 실행한다. SVM을 이용함으로써 RIE의 오류발견은 run to run 기반에 정상인 run데이터는 0% 오류율이 증명되었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.145-146
• /
• 2007

Dye-Sensitized Solar Cell Solar cells(DSSC) were appeared for overcoming global environmental problems and lack of fossil fuel problems. And it is one of study field that is getting into the spotlight lately because manufacturing method is more simple and inexpensive than existing silicon solar cells. Oxide semiconductor is used for adsorption of dye and electron transfer in DSSC study, and $TiO_2$ is used most usually. Overall light conversion efficiency is changed by several elements such as $TiO_2$ particle size and structure, pore size and shape. In this study, we report the solar cell performance of titania$(TiO_2)$ film electrodes with various particle sizes. $TiO_2$ particle size was 16 nm, 25 nm, and mixture of 16nm and 25 nm, and manufactured using Doctor blade method. When applied each $TiO_2$ film to DSSC, the best efficiency was found at 16nm of $TiO_2$ particle. 16nm of $TiO_2$ particle has the highest efficiency compared to the others, because particles with smaller diameters would adsorb more dye due to larger surface area. And in case of the mixture of 16nm and 25 nm, the surface area was smaller than expected. It is estimated that double layer is adsorbed a large amount of chemisorbed dye and improved light scattering leading due to efficiency concentration light than mono layer.