• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.187-189
• /
• 2018

본 논문에서는 Secure Hash Algorithm3-512 (SHA3-512) 해시 함수의 최적 하드웨어 설계조건을 분석하였다. SHA3-512 해시 코어를 64-비트, 320-비트, 640-비트, 960-비트 그리고 1600-비트의 5가지 데이터 패스로 설계하여 RTL 시뮬레이션을 통해 기능을 검증하였으며, Xilinx Virtex-5 FPGA 디바이스로 합성한 결과를 바탕으로 최대 동작주파수, 처리율 그리고 슬라이스 수를 비교하였다. 분석 결과로부터, SHA3-512 해시 코어를 1600-비트의 데이터 패스로 설계하는 것이 가장 우수한 성능을 갖는 것으로 확인되었다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.886-895
• /
• 2018

본 논문에서는 NIST에서 발표한 Secure Hash Algorithm(SHA) 표준의 최신 버전인 SHA-3 해시 함수의 하드웨어 구현과 함께 보안 SoC 응용을 위한 ARM Cortex-M0 인터페이스 구현에 대해 기술한다. 최적화된 설계를 위해 5 가지 하드웨어 구조에 대해 하드웨어 복잡도와 성능의 교환조건을 분석하였으며, 분석 결과를 토대로 라운드 블록의 데이터패스를 1600-비트로 결정하였다. 또한, 라운드 블록과 64-비트 인터페이스를 갖는 패더를 하드웨어로 구현하였다. SHA-3 해시 프로세서, Cortex-M0 그리고 AHB 인터페이스를 집적하는 SoC 프로토타입을 Cyclone-V FPGA 디바이스에 구현하여 하드웨어/소프트웨어 통합 검증을 수행하였다. SHA-3 프로세서는 Virtex-5 FPGA에서 1,672 슬라이스를 사용하였으며, 최대 289 Mhz의 클록 주파수로 동작하여 5.04 Gbps의 처리율을 갖는 것으로 예측되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 춘계학술대회
• /
• pp.63-65
• /
• 2021

보안 SoC (system-on-chip)를 이용한 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; EC-DSA)의 H/W-S/W 통합 구현에 대해 기술한다. 보안 SoC는 Cortex-A53 APU를 CPU로 사용하며, 하드웨어 IP로 설계된 고성능 타원곡선 암호 (high-performance ellipitc curve cryptography; HP-ECC) 코어와 SHA3 (secure hash algorithm 3) 해시 함수 코어가 AXI4-Lite 버스 프로토콜로 연결된다. 고성능 ECC 코어는 12가지의 타원곡선을 지원하며, SHA3 코어는 4가지의 해시 함수를 지원한다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 EC-DSA에 의해 생성된 서명의 유효성을 검증하였다.

• 한국통신학회논문지
• /
• 제40권10호
• /
• pp.1958-1968
• /
• 2015

사물지능통신(M2M or IoT) 서비스 활성화와 글로벌 업체의 OneM2M 관련 사업에 대한 적극적인 투자 및 가속화는 ICT 시장의 변화를 이끌고 있다. 그러나 다양한 해킹(데이터 노출, 도용, 변조, 삭제 등)의 가능성 때문에 안전한 통신 보안 기술이 중요 요구사항으로 이슈화되고 있다. 본 논문은 M2M 환경의 기존 연구에서 적용된 RSA, DSA 기반의 서명이 아닌 ECC 기반 카멜레온 해쉬(Chameleon Hash) 서명을 적용한다. 성능 분석 결과 효율성은 암 복호화 평균 0.7%, 연산속도는 3%(평균 0.003초) 차이로 비교대상 알고리즘과 동등한 수준으로 우수한 결과를 나타냈고, ECC(Elliptic Curve Cryptography) 기반 카멜레온 해쉬함수 서명의 키 갱신 장점을 이용하여 상호인증과 암호화 구간의 연산 효율성, 확인 가능한 충돌 메시지 특성을 이용하여 통신 구간의 강력한 보안성을 입증하였다.

• 대한전자공학회논문지TC
• /
• 제43권4호
• /
• pp.13-21
• /
• 2006

MANET(Mobile Ad-Hoc Network)은 고정된 기반이 없이 노드간의 자율적이고 독립적인 네트워크를 구성한다. 이러한 네트워크에서 경로설정은 이동성이 많은 단말들이 임시로 망을 구성하기 때문에 망 자체간 유기적으로 자주 변하며, 이로 인해 잦은 연결실패로 인한 불안전한 환경이 조성되어 경로설정을 유지하는데 많은 어려움이 있다. 이를 효과적으로 하기 위하여 ZRP(Zone Routing Protocol) 경로설정 프로토콜이 제안 되었다. 그러나 ZRP는 보안에 관한 요소를 포함하고 있지 않기 때문에, 경로설정을 할 때 DoS(Denial of Service)공격에 취약하며, 또한 키 분배에 관한 메커니즘을 가지고 있지 않기 때문에 경로가 설정되었다고 해도 실제 데이터 전송 시 제 3자에 의하여 공격당하기 쉽다. 이를 보안하기 위해서 ZRP가 경로를 설정할 때 안전하게 경로를 설정할 수 있는 S-ZRP(Secure Zone Routing Protocol) 알고리즘을 제안하였다. 제안한 알고리즘은 경로설정 패킷에 대한 무결성 보장 및 근원지 인증 메커니즘을 통해서 보다 안전하게 전송할 수 있다.

• 한국통신학회논문지
• /
• 제38C권1호
• /
• pp.12-18
• /
• 2013

2012년 태그의 고유 식별 정보를 안전하게 숨기고, 매 세션 다른 값을 생성하기 위해서 해시함수와 AES 알고리즘을 모두 사용하는 DAP3-RS(Design of Authentication Protocol for Privacy Protection in RFID Systems)을 제안하였다. DAP3-RS 논문에서 Hash-Lock 프로토콜의 metaID가 고정되는 문제점을 AES(Advanced Encryption Standard) 알고리즘으로 해결하였고, 리더, 태그의 난수로 인증 과정을 거치기 때문에 스푸핑 공격, 재전송 공격, 트래픽 분석 등 다양한 공격에 안전하다고 주장하였다. 그러나 그의 주장과는 달리 고정된 해시 값으로 트래픽 분석이 가능하며, 리더와 태그사이의 동일한 데이터 값으로 인해 공격자임에도 불구하고 인증과정을 통과할 수 있다. 본 논문에서는 DAP3-RS가 공격자의 공격에 취약함을 증명한다. 그리고 AES 알고리즘 기반의 인증 프로토콜을 제안하고, 제안 프로토콜이 DAP3-RS에 비해 안전하고 효율적임을 증명한다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제6권9호
• /
• pp.2388-2404
• /
• 2012

Cryptographic hash functions are widely used in many information security applications like digital signatures, message authentication codes (MACs), and other forms of authentication. In response to recent advances in cryptanalysis of commonly used hash algorithms, National Institute of Standards and Technology (NIST) announced a publicly open competition for selection of new standard Secure Hash Algorithm called SHA-3. One important aspect of this competition is evaluation of hardware performances of the candidates. In this work we present efficient hardware implementations of SHA-3 finalists: JH, Keccak and Skein. We propose high speed architectures using Look-Up Table (LUT) resources on FPGAs, to minimize chip area and to reduce critical path lengths. This approach allows us to design data paths of SHA-3 finalists with minimum resources and higher clock frequencies. We implemented and investigated the performance of these candidates on modern and latest FPGA devices from Xilinx. This work serves as performance investigation of leading SHA-3 finalists on most up-to-date FPGAs.

• 사물인터넷융복합논문지
• /
• 제2권3호
• /
• pp.43-51
• /
• 2016

본 논문에서는 IoT 시스템 또는 개인별 문서 파일 관리 과정의 보안성을 향상시키기 위해 개선된 파일 암복호화 시스템인 Crypft+를 개발했다. Crypft+ 시스템은 Python을 이용하여 핵심 보안 모듈을 개발하였으며, PyQt를 사용하여 사용자 인터페이스를 설계 및 구현하였다. 또한 가장 보안성이 뛰어난 AES 기반 대칭키 암호 알고리즘과 SHA-512 기반 해쉬 알고리즘을 이용하여 컴퓨터 시스템 내부에 저장된 중요 파일에 대한 암호화 및 복호화 과정을 수행할 수 있도록 구현하였다. 또한 Cx-Freezes 모듈을 사용하여 구축된 프로그램을 exe 기반 실행 파일로 변환하는 기능을 구현하였으며, 프로그램 사용에 있어 이해를 돕는 설명서를 프로그램 내부에 포함시켜 직접 다운로드 받을 수 있도록 구현하였다.

• 인터넷정보학회논문지
• /
• 제11권4호
• /
• pp.23-32
• /
• 2010

본 논문에서는 해쉬 기반 RFID 태그를 위한 보안성이 향상된 인증 프로토콜을 제안하고, 제안한 인증 프로토콜 기반으로 한 RFID 태그의 디지털 코덱을 설계한다. 제안한 프로토콜은 태그와 back-end 서버 사이에서 3-way 질의 응답 인증 프로토콜을 기본으로 하고 있으며, 안전한 인증 메커니즘을 구현하기 위해, ISO/IEC 18000-3 표준에서 규정된 3가지 타입의 프로토콜 패킷을 개선된 형태로 수정한다. 제안한 방법은 Man-in-the-middle과 Replay attacks과 같은 능동 공격의 방어에 특히 유효하다. 제안된 프로토콜의 효과를 검증하기 위하여 RFID 태그에서의 디지털 코덱은 Verilog HDL을 사용하여 설계하였고 Hynix $0.25\;{\mu}m$ standard-cell library을 갖춘 Synopsys Design Compiler을 이용하여 합성하였다. 보안 분석 및 실험결과를 통해, 본 논문에서 제안된 방법이 사용자의 데이터 보안, 태그 익명성, Man-in-the-middle attack 예방, replay attack, 위조방지 및 위치 추적 등에 서 성능이 개선됨을 보였다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.41-49
• /
• 2010

본 논문은 다중 언폴딩 기법을 이용한 고속 SHA-1 해쉬 알고리즘 구현 방법을 제시하였다. 제안된 SHA-1 해쉬 구조는 알고리즘의 반복적인 단계 연산을 언폴딩한 후 연산의 순서를 재 배열하고, 임계경로에 포함된 연산의 일부를 이전 단계에서 선행연산하여 임계경로의 길이를 줄였다. 제안된 SHA-1 해쉬 구조는 최대 118 MHz의 동작주파수에서 5.9 Gbps 처리량을 나타낸다. 이는 기존의 SHA-1 보다 전송량이 26% 증가하였고, 회로 크기가 32% 감소하는 결과를 얻었다. 또한 이 논문에서는 여러 개의 SHA-1 모듈을 시스템 레벨에서 병렬로 연결하여 여러 개의 SHA-1을 다중 처리하여 고속화를 할 수 있는 모델을 제안했다. 이 모델은 하나의 SHA-1을 사용하는 것보다 빠르게 데이터를 처리할 수 있고 입력되는 데이터의 최소한의 지연으로 처리 가능하다. 제안된 모델은 입력되는 데이터가 지연 없이 처리 되도록 하기 위해 필요로 하는 SHA-1의 FPGA 수를 구할 수도 있다. 고속화된 SHA-1은 압축된 메시지에 유용하게 사용될 수 있고 모바일 통신이나 인터넷 서비스 등의 강한 보안에 널리 이용가능하다.