• 제목/요약/키워드: SHA-1

검색결과 205건 처리시간 0.02초

해쉬 함수 SHA-3 개발 동향

  • 이유섭;이제상;강진건;홍석희;성재철
    • 정보보호학회지
    • /
    • 제19권4호
    • /
    • pp.44-52
    • /
    • 2009
  • 2005년 중국의 Wang 교수 연구팀에 의해 SHA-1에 대한 충돌쌍 공격이 발표됨에 따라, SHA-1 대신 SHA-2를 사용하도록 하였다. 아직까지 SHA-2에는 SHA-1과 같은 문제점이 발생하지 않고 있지만, SHA-1과 설계 논리가 유사한 SHA-2에 문제점이 생겼을 경우 대체 알고리즘이 부재한 현 상황에 따라 SHA-3 알고리즘 개발의 필요성이 제기되었다. 이에 미국 국립기술 표준원 (NIST, National Institute of Standards and Technologies)는 신규 표준 해쉬 알고리즘을 개발을 위하여 2007년부터 2012년까지 6년간의 "SHA-3 프로젝트"를 시작하였다. 2008년 11월 1일 64개의 알고리즘이 제출되었으며, 12월 11일 51개의 알고리즘이 1 후보 알고리즘으로 선정되었다. 2009년 7월 현재, 10개의 알고리즘이 제안자에 의해 철회되어 41개의 알고리즘이 1 라운드에서 심사되고 있다. 본 논문에서는 SHA-3 개발의 요구 사항과 현재까지 SHA-3 개발 동얄을 서술한다.

다중 언폴딩 기법을 이용한 SHA-1 해쉬 알고리즘 고속 구현 (Implementation of High-Throughput SHA-1 Hash Algorithm using Multiple Unfolding Technique)

  • 이은희;이제훈;장영조;조경록
    • 대한전자공학회논문지SD
    • /
    • 제47권4호
    • /
    • pp.41-49
    • /
    • 2010
  • 본 논문은 다중 언폴딩 기법을 이용한 고속 SHA-1 해쉬 알고리즘 구현 방법을 제시하였다. 제안된 SHA-1 해쉬 구조는 알고리즘의 반복적인 단계 연산을 언폴딩한 후 연산의 순서를 재 배열하고, 임계경로에 포함된 연산의 일부를 이전 단계에서 선행연산하여 임계경로의 길이를 줄였다. 제안된 SHA-1 해쉬 구조는 최대 118 MHz의 동작주파수에서 5.9 Gbps 처리량을 나타낸다. 이는 기존의 SHA-1 보다 전송량이 26% 증가하였고, 회로 크기가 32% 감소하는 결과를 얻었다. 또한 이 논문에서는 여러 개의 SHA-1 모듈을 시스템 레벨에서 병렬로 연결하여 여러 개의 SHA-1을 다중 처리하여 고속화를 할 수 있는 모델을 제안했다. 이 모델은 하나의 SHA-1을 사용하는 것보다 빠르게 데이터를 처리할 수 있고 입력되는 데이터의 최소한의 지연으로 처리 가능하다. 제안된 모델은 입력되는 데이터가 지연 없이 처리 되도록 하기 위해 필요로 하는 SHA-1의 FPGA 수를 구할 수도 있다. 고속화된 SHA-1은 압축된 메시지에 유용하게 사용될 수 있고 모바일 통신이나 인터넷 서비스 등의 강한 보안에 널리 이용가능하다.

최대 임계 지연 크기에 따른 SHA-1 파이프라인 구성 (SHA-1 Pipeline Configuration According to the Maximum Critical Path Delay)

  • 이제훈;최규만
    • 융합보안논문지
    • /
    • 제16권7호
    • /
    • pp.113-120
    • /
    • 2016
  • 본 논문은 SHA-1 암호 알고리즘의 최대 임계 지연과 유사한 연산 지연을 갖는 새로운 고속 SHA-1 파이프라인 구조를 제안한다. 기존 SHA-1 파이프라인 구조들은 하나의 단계연산 혹은 언폴딩된 단계연산에 기반한 파이프라인 구조를 갖는다. 파이프라인 실행에 따른 병렬 처리로 성능은 크게 향상되나, 라운드의 모든 단계연산을 언폴딩하였을 때와 비교하여 최대 임계 지연의 크기가 증가한다. 제안한 파이프라인 스테이지 회로는 라운드의 최대 임계 지연을 반복 연산 수로 나눈 만큼의 지연 시간을 갖도록 구성함으로써, 불필요한 레이턴시 증가를 방지하였다. 실험 결과, 회로크기에 따른 동작속도 비율에서 제안된 SHA-1 파이프라인 구조는 0.99 및 1.62로 기존 구조에 비해 우월함을 증명하였다. 제안된 파이프라인 구조는 반복 연산을 갖는 다양한 암호 및 신호 처리 회로에 적용 가능할 것으로 기대된다.

ARM-11 프로세서 상에서의 SHA-3 암호 알고리즘 구현 기술 (Implementation of SHA-3 Algorithm Based On ARM-11 Processors)

  • 강명모;이희웅;홍도원;서창호
    • 정보보호학회논문지
    • /
    • 제25권4호
    • /
    • pp.749-757
    • /
    • 2015
  • 스마트 시대가 도래함에 따라 스마트 기기의 사용이 점차 늘고 있다. 스마트 기기는 인류의 편의를 제공하여 널리 사용하고 있지만 정보가 노출될 위험이 존재한다. 이러한 문제를 보안하기 위해 스마트 기기는 자체적으로 다양한 암호 알고리즘이 포함되어 있다. 이 중 해시함수는 데이터 무결성, 인증, 서명 등의 알고리즘을 수행하기 위해 필수적으로 사용되는 암호 알고리즘이다. 최근 SHA-1의 충돌 저항성에 문제가 제기되면서 안전성에 문제가 생기게 되었고 SHA-1을 기반으로 한 현재 표준 해시함수인 SHA-2 또한 머지않아 안전성에 문제가 생길 것이다. 이에 따라 2012년 NIST는 KECCAK알고리즘을 새로운 해시함수 표준인 SHA-3로 선정하였고 이 알고리즘에 대한 다양한 환경에서의 구현이 필요해졌다. 본 논문에서는 SHA-3로 선정된 KECCAK 알고리즘과 기존의 해시 함수인 SHA-2를 ARM-11 프로세서에 구현하고 성능을 비교 분석하여 시사점을 도출하였다.

기문(期門)에 대한 오공약침(蜈蚣藥鍼)이 D-Galactosamine으로 유발(誘發)된 간손상(肝損傷)에 미치는 영향(影響) (The effect of Scolopendrid Aqua-acupuncture applied to the L14 on Galactosamine-induced liver injury)

  • 최회강;김성철;윤대환;나창수;김성남;임정아;이성용;소기숙;조남근;황우준
    • Journal of Acupuncture Research
    • /
    • 제22권3호
    • /
    • pp.53-67
    • /
    • 2005
  • 기문혈(期門穴)에 대한(對) 오공자약침(蜈蚣雌藥鍼)이 D-Galactosamine에 의하여 유발된 간손상(肝損傷)에 미치는 영향을 실험적으로 규명하고자 흰쥐에게 약침을 처치한 후 혈청내의 G0T GPT, ${\gamma}$-GTP, Total bilirubin, LDH, ALP, Total cholesterol, Triglyceride 및 혈 액액내의 WBC, RBC, HGB, Hct 등을 관찰한 바 다음과 같은 결과를 얻었다. 1. GPT변화에서 대조군에 비하여 SHA-2군과 SHA-3군이 유의한 감소를 보였다. 2. Total bilirubin변화에서 대조군에 비하여 SHA-1군, SHA-2군과 SHA-3군이 유의한 감소를 보였다. 3. ${\gamma}$-GTP변화에서 대조군에 비하여 SHA-1군 과 SHA-2군이 유의한 감소를 보였다. 4. Total cholesterol변화에서 대조군에 비하여 SHA-2 군이 유의한 증가를 보였다. 5. Triglyceride변화에서 대조군에 비하여 SHA-1군, SHA-2군과 SHA-3군이 유의한 감소를 보였다. 6. HDL-cholesterol변화에서 대조군에 비하여 SHA-2군이 유의한 증가를 보였다. 7. 혈액내 변화에서 대조군에 비하여 WBC는 SHA-2군에서 유의한 감소를 보였으며, RBC는 SHA-2군과 SHA-3군에서 유의한 증가를 보였고, HGB는 SHA-2군과 SHA-3군에서 유의한 증가를 보였으며, Hct는 SHA-3군에서 유의한 증가를 보였다. 이상의 실험결과를 종합해보면 오공약침이 D-galactosamine으로 유발된 백서의 간손상에 효과적이라고 생각되며 간손상에 대한 예방, 치료적인 부분에서 향후 지속적인 연구가 필요하리라고 사료된다.

  • PDF

옆으로 누워 엉덩관절 벌림운동 시 복부드로우-인, 복부브레이싱, 골반압박벨트가 중간볼기근과 몸통 근육의 활성도에 미치는 영향 (Effects of Abdominal Draw-in Maneuver, Abdominal Bracing, and Pelvic Compression Belt on Muscle Activities of Gluteus Medius and Trunk During Side-Lying Hip Abduction)

  • 김동우;김태호
    • 한국전문물리치료학회지
    • /
    • 제25권1호
    • /
    • pp.22-30
    • /
    • 2018
  • Background: Improvement of lumbo-pelvic stability can reduce the compensatory action of the quadratus lumborum (QL) and selectively strengthen the gluteus medius (GM) during side-lying hip abduction (SHA). There are abdominal draw-in maneuver (ADIM) and abdominal bracing (AB) as active ways, and pelvic compression belt (PCB) as a passive way to increase of lumbo-pelvic stability. It is necessary to compare how these stabilization methods affect the selective strengthening of the GM. Objects: To investigate the effects of ADIM, AB, and PCB during SHA on the electromyography (EMG) activity of the GM, QL, external oblique (EO) and internal oblique (IO), and the GM/QL EMG activity ratio. Methods: A total of 20 healthy male adults participated in the study. The subjects performed three conditions in side-lying in random order: SHA with ADIM (SHA-ADIM), SHA with AB (SHA-AB), and SHA with PCB (SHA-PCB). To compare the differences among the three conditions, the EMG activities of the GM, QL, EO and IO, and GM/QL EMG activity ratio were analyzed using one-way repeated ANOVA. Results: The EMG activity of the QL was significantly higher in SHA-AB than in SHA-ADIM and SHA-PCB. The GM/QL activity ratio was significantly higher in SHA-PCB than in SHA-ADIM and SHA-AB. In addition, the figure for SHA-ADIM was significantly higher than that for SHA-AB. In the case of the EO, the figure for SHA-AB was significantly higher than corresponding values for the other two conditions. The figure for SHA-ADIM was significantly higher than that for SHA-PCB. The EMG activity of the IO was significantly higher in SHA-AH than in SHA-PCB. Conclusion: It can be suggested that wearing the PCB can more selectively strengthen the GM than to perform ADIM and AB during SHA. In addition, the ADIM can be recommended when there is a need to strengthen abdominal muscles during SHA.

해쉬함수에 대한 충돌쌍 탐색 공격의 동향

  • 성수학
    • 정보보호학회지
    • /
    • 제16권4호
    • /
    • pp.25-33
    • /
    • 2006
  • 중국의 Wang 교수 등은 2004년부터 차분 공격을 이용하여 대표적인 해쉬함수인 MD4, MD5, RIPEMD, HAVAL, SHA-0에 대한 충돌쌍을 찾았다. 그들은 아직까지 SHA-1에 대한 충돌쌍을 찾지는 못했지만 생일 공격보다 빠른 방법으로 SHA-1의 충돌쌍을 찾을 수 있음을 이론적으로 보였으며 58단계 SHA-1(SHA-1의 전체는 80단계)에 대해서는 구체적인 충돌쌍을 찾았다. 본 논문에서는 Wang 교수 등이 개발한 차분 공격법에 대해서 살펴보기로 한다.

SHA-3 해쉬함수 소비전력 특성 분석 및 저전력 구조 기법 (Analysis on Power Consumption Characteristics of SHA-3 Candidates and Low-Power Architecture)

  • 김성호;조성호
    • 한국정보통신학회논문지
    • /
    • 제15권1호
    • /
    • pp.115-125
    • /
    • 2011
  • 해쉬함수는 데이터와 명령에 대한 위변조를 방지와 같은 무결성 제공하거나 서명이나 키 분배 등 다양한 보안 프로토콜에서 서명 및 인증, 키 분배 목적으로 많이 사용되는 일방향성 함수(one-way function)다. 2005년 Wang에 의해 암호학적 취약성이 발견되기까지 해쉬함수로는 SHA-1이 많이 사용 되었다. SHA-1의 안전성에 문제가 생기게 되자 NIST(National Institute of Standards and Technology)에서는 암호학적으로 안전한 새로운 해쉬함수 개발 필요성을 느껴 2007년 11월에 공개적으로 새로운 해쉬함수에 대한 공모를 시작했으며, SHA-3로 명명된 새로운 해쉬함수는 2012년 최종 선정될 예정이다. 현재 제안된 SHA-3 함수들에 대한 암호학적인 특성과 하드웨어로 구현했을 때의 하드웨어 복잡도, 소프트웨어로 구현했을 때의 성능 등에 대한 평가가 이뤄지고 있다. 하지만 하드웨어로 구현된 해쉬함수의 중요한 특성 평가 척도(metrics)인 소비 전력 특성에 대한 연구는 활발히 이뤄지지 않고 있다. 본 논문에서는 제안된 SHA-3 해쉬함수를 하드웨어로 구현했을 경우의 소비 전력 특성을 분석하고 소비전력 특성 분석 결과를 토대로 SHA-3 해쉬함수 중에서 새로운 SHA-3 해쉬함수로 선정될 확률이 높은 Luffa 함수에 대한 저전력 구조를 제안한다. 제안된 저전력 구조는 기존의 Luffa 하드웨어보다 약 10% 정도 적은 전력을 소비함을 보인다.

SHA-1과 HAS-160과 의사 난수 발생기를 구현한 해쉬 프로세서 설계 (Design of Hash Processor for SHA-1, HAS-160, and Pseudo-Random Number Generator)

  • 전신우;김남영;정용진
    • 한국통신학회논문지
    • /
    • 제27권1C호
    • /
    • pp.112-121
    • /
    • 2002
  • 본 논문에서는 미국과 한국의 해쉬 함수 표준인 SHA-1과 HAS-160 해쉬 알고리즘, 그리고 SHA-1을 이용한 의사 난수 발생기를 구현한 프로세서를 설계하였다. SHA-1과 HAS-160이 동일한 단계 연산을 가지므로, 한 단계 연산만을 구현하여 공유함으로써 하드웨어 리소스를 감소시켰다. 그리고 메시지 변수의 사전 계산과 단계 연산을 두 단계의 파이프라인 구조로 구현함으로써 한 개의 클럭으로 한 단계 연산을 수행하는 방식보다 최장지연경로는 1/2로 줄고, 총 단계 연산에 필요한 클럭 수는 하나만 증가하므로 성능은 약 2배 향상되었다. 그 결과, 설계한 해쉬 프로세서는 삼성 0.5 um CMOS 스탠다드 셀 라이브러리를 근거로 산출할 때, 100 MHz의 동작 주파수에서 약 624 Mbps의 성능을 얻을 수 있다. 그리고 의사 난수 발생기로 사용될 때는 약 195 Mbps의 난수 발생 성능을 가진다. 이러한 성능은 지금까지 상용화된 국내외의 어느 해쉬 프로세서보다 빠른 처리 시간을 가지는 것으로 판단된다.

SHA-3 해시 함수의 최적화된 하드웨어 구현 (An Optimized Hardware Implementation of SHA-3 Hash Functions)

  • 김동성;신경욱
    • 전기전자학회논문지
    • /
    • 제22권4호
    • /
    • pp.886-895
    • /
    • 2018
  • 본 논문에서는 NIST에서 발표한 Secure Hash Algorithm(SHA) 표준의 최신 버전인 SHA-3 해시 함수의 하드웨어 구현과 함께 보안 SoC 응용을 위한 ARM Cortex-M0 인터페이스 구현에 대해 기술한다. 최적화된 설계를 위해 5 가지 하드웨어 구조에 대해 하드웨어 복잡도와 성능의 교환조건을 분석하였으며, 분석 결과를 토대로 라운드 블록의 데이터패스를 1600-비트로 결정하였다. 또한, 라운드 블록과 64-비트 인터페이스를 갖는 패더를 하드웨어로 구현하였다. SHA-3 해시 프로세서, Cortex-M0 그리고 AHB 인터페이스를 집적하는 SoC 프로토타입을 Cyclone-V FPGA 디바이스에 구현하여 하드웨어/소프트웨어 통합 검증을 수행하였다. SHA-3 프로세서는 Virtex-5 FPGA에서 1,672 슬라이스를 사용하였으며, 최대 289 Mhz의 클록 주파수로 동작하여 5.04 Gbps의 처리율을 갖는 것으로 예측되었다.