• 한국컴퓨터정보학회논문지
• /
• 제10권3호
• /
• pp.183-188
• /
• 2005

블록암호알고리즘의 기본 구조인 Feistel 구조는 순차처리 구조이므로 병렬처리가 곤란하다. 그러므로 본 논문은 이러한 순차처리 구조를 변형하여 Feistel 구조가 병렬처리가 가능하도록 하였다. 이를 이용하여 본 논문은 병렬 Feistel 구조를 가지는 DES를 설계하였다. 제안된 병렬 Feistel 구조는 자체의 구조적 문제 때문에 pipeline 방식을 사용할 수 없어 데이터 처리속도와 데이터 보안사이에서 trade-off관계를 가질 수밖에 없었던 DES등과 같은 블록암호알고리즘의 성능을 크게 향상 시킬 수 있었다. 그러므로 Feistel 구조를 적용한 SEED, AES의 Rijndael, Twofish 등에 제안된 방식을 적용할 경우 지금보다 더욱 우월한 보안 기능 및 고속의 처리능력을 발휘하게 될 것이다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2005년도 추계 종합학술대회 논문집
• /
• pp.543-547
• /
• 2005

고비도의 콘텐츠 정보보호를 실현하기 위해서는 고성능의 암호 가속 성능이 필요하다. 특히, 현재 많이 사용되어 지는 각종 암호 알고리즘들은 많은 계산량을 필요로 하고 소프트웨어로 구현되었을 경우에는 그 성능에 한계가 있기 때문에, 전용의 암호 가속 침을 이용하여 하드웨어로 구현하는 것이 필요하다. 본 논문에서는 많이 사용되어지는 블록 암호 알고리즘인 3DES, AES, SEED가 실장된 암호 가속 칩을 이용하여 PCI 카드를 설계 제작한 사례를 보이고 있다.

• 정보보호학회논문지
• /
• 제24권1호
• /
• pp.15-29
• /
• 2014

스마트기기를 기반으로 한 사회적, 경제적 활동이 증가함에 따라 다양한 플랫폼에서의 사용자 프라이버시에 대한 안전성과 신뢰성 등의 문제가 대두되고 있다. 이에 따라 정보보호를 목적으로 한 국내 표준 암호 알고리즘들이 개발되었고 이를 다양한 환경에서 얼마나 효율적으로 구현하느냐 또한 중요한 이슈가 되었다. 또한 국내 암호 모듈의 사용이 권장됨에 따라 다양한 환경에서의 SEED와 ARIA의 설계와 구현방식이 논의되고 연구가 되고 있다. SEED와 ARIA는 국내 암호 표준으로써 128비트의 평문을 암호화하며 각각 Feistal, SPN 구조로 이루어져 있는 블록 암호 알고리즘이다. 본 논문은 국내 알고리즘인 SEED와 ARIA를 GEZEL 언어를 이용하여 구현한 첫 논문으로서 GEZEL을 이용한 설계방법과 특징을 구체적으로 설명하고, GEZEL을 이용한 개발의 효율성 및 유연성을 보였다. GEZEL로 구현한 SEED는 69043slice의 면적과 146.25Mhz의 최대 동작 주파수로 동작했고, ARIA는 7282 slice의 면적과 286.172Mhz의 최대 동작 주파수로 동작했다. 또한, SEED는 시그널플로우 방식으로 설계 시 296%가량 속도가 향상되었다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2003년도 동계학술대회
• /
• pp.274-280
• /
• 2003

최근 부채널 공격으로 스마트카드 같은 장치의 비밀키를 알아낼 수 있음이 알려지면서 많은 알고리즘에 대한 부채널 공격과 대응 방안이 연구되고 있다. DPA는 부채널 공격의 일종으로 암호화 연산 중 발생하는 전력 소모 곡선을 통계적으로 분석하여 키를 알아내는 공격이다. 한편 SEED가 국내 표준 블록 암호 알고리즘으로 널리 사용되고 있으나 SEED에 대한 DPA 연구 결과는 발표된 바가 없는 것 같다. 본 논문에서는 SEED에 DPA를 적용할 수 있음을 보이고 대응방안 예를 제시한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권3_4호
• /
• pp.149-159
• /
• 2003

최근 들어, 정보 보호의 필요성이 높아지면서, 암호화 및 복호화에 관한 관심이 커지고 있다. 특히, 대용량 정보의 실시간 고속 전송에 사용되기 위해서는 매우 빠른 암호화 및 복호화 기법이 요구되었다. 이를 위한 방안중의 하나로서 기존의 암호화 알고리즘을 하드웨어 회로로 구현하는 연구가 진행되어 왔다. 하지만, 기존 연구의 경우, 구현되는 회로 크기를 최소화하기 위해, 암호화 알고리즘들의 주요 특성인 병렬 수행 가능성을 무시한 채, 동일 회로를 여러번 반복 수행시키는 방법으로 설계하였다. 이에 본 논문에서는 1998년 한국정보보호센터에서 개발한 국내 표준 암호화 알고리즘 SEED의 병렬 특성을 충분히 활용하는 새로운 회로 설계 방법을 제안한다. 이 방법에서는 암호 연산부의 획기적인 속도 개선을 위해 암호 블록의 16 라운드 각각을 하나의 단계로 하는 16 단계의 파이프라인 방식으로 회로를 구성한다. 설계된 회로 정보는 VHDL로 작성되었으며, VHDL 기능 시뮬레이션 검증 결과, 정확하게 동작함을 확인하였다. 또한 FPGA용 회로 합성 도구를 이용하여, 회로 구현시 필요한 회로 크기에 대한 검증을 실시한 결과, 하나의 FPGA 칩 안에 구현 가능함을 확인하였다. 이는 단일 FPGA 칩에 내장될 수 있는 고속, 고성능의 암호화 회로 구현이 가능함을 의미한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.205-207
• /
• 2003

본 논문에서는 국내 표준 128비트 블록 암호화 알고리즘인 SEED와 UART를 통합하여 최저가의 FPGA로 구현하는 방법을 제안한다. 논문[11베서 구현한 면적 요구량이 최소로 구현된 SEED암호화 모듈의 유용성을 실제 내장형 시스템에 적응하여 그 실효성을 보여주는 것이 본 논문의 목적이다. 우리가 구현한 회로는 SEED 를 통해 암호화를 한 후 UART를 이용하여 외부와의 통신할 수도 있고, SEED를 건너뛰고 UART 단독만 이웅하여 외부와 통신을 할 수도 있다. 또한, SEED 자체를 coprocessor로 이용하여 암호화/복호화 가능만 사용할 수도 있도록 설계하였다. 구현 결과, 10만 게이트를 갖는 Xilinx사의 Spartan-ll 계열의 xc2s100시리 즈 칩을 사용하였을 때, SEED와 UART와 주변 논리 회로를 합하여 84% 이하의 면적을 차지 하였고, 최대 41.3Mhz클럭에서 동작하였으며, SEED의 암호화 처리 Througput은 54.SSMbps로서 UART를 이용하여 통신하는데 전혀 문제가 없었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 추계학술발표논문집 (하)
• /
• pp.1453-1456
• /
• 2000

국내에서는 전자상거래 진흥을 도모하고 정보사회에서의 국가 경쟁력을 확보하기 위해 128비트 블록암호알고리즘인 SEED를 발표하였다. 본 논문에서는 SEED의 하드웨어적인 응용을 위하여 외부 인터페이스를 고려한 고속의 하드웨어 구현에 대하여 연구하였다. VHDL을 이용하여 모델링 하였으며 시뮬레이션 및 합성 과정을 거쳐 수행을 검증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제8권2호
• /
• pp.112-121
• /
• 2003

정보보호 및 암호기술은 If산업과 더불어 매우 많은 발전을 이룩하였지만 실시간 처리 및 비화성 유지 등은 아직도 해결해야 하는 문제점이다. 그러므로 본 논문에서는 표준화된 AES인 Rijndael에 대하여 비도 증가 및 처리율 증가를 위한 새로운 PRN-SEED 암호알고리즘을 제안하였으며 Rijndael 및 다른 AES와 비교하여 성능분석을 수행하였다. PRN-SEED 암호알고리즘의 구현은 Synopsys Design Analyser Ver. 1999. 10과 삼성 KG75 library 그리고 Synopsys VHDL Debegger를 사용하였다. 모의실험 결과, 대칭형 암호시스템인 DES는 동작주파수가 4MHz일 경우 416Mbps의 처리율을 가지며 Rijndael 암호시스템은 동작주파수가 50MHz일 경우 612Mbps의 처리율을 가진다. PRN-SEED 암호시스템의 전체 게이트 수는 10K이며 동작주파수가 40MHz일 때 128 비트에 대한 처리율은 430Mbps, 50MHz일 때 128비트에 대한 처리율은 630Mbps였다.

• 인터넷정보학회논문지
• /
• 제7권1호
• /
• pp.49-57
• /
• 2006

본 논문에서는 128-bit 블록암호인 SEED 알고리즘을 하드웨어로 구현하는데 있어서 면적을 줄이고 연산속도를 증가시키는 회로구조에 대하여 논하였고 설계결과를 기술하였다. 연산속도를 증가시키기 위해 pipelined systolic array 구조를 사용하였으며, 입출력회로에 어떤 버퍼도 사용하지 않는 간단한 구조이다. 이 회로는 10 MHz 클럭을 사용하여 최대 320 Mbps의 암호화속도를 달성할 수 있다. 회로설계는 VHDL 코딩방식으로 수행하였으며, 50,000 gates 급의 FPGA에 구현하였다.

• 정보보호학회지
• /
• 제11권6호
• /
• pp.12-23
• /
• 2001

지식정보사회에서 모든 유통 및 관리 정보의 보호를 위하여 다양한 형태의 보호서비스가 활용되고 있다. 이러한 보호 서비스 중에서 민감한 정보의 비밀성을 보장하기 위한 암호 기법의 연구 개발과 이를 전자정부의 구현과 전자상거래와 같은 사업에의 적용에 따른 시장 점유와 연계된 표준화 활동이 암호기술 선진국을 중심으로 전개되고 있다. 이에 대하여 우리나라에서도 한국정보보호진흥원을 중심으로 국내 정보보호 분야 전문가들과 함께 개발하여 이미 TTAS.KO-12.0004(1999.9)로 단테 표준화한 SSED를 지난 ISO/IEC JTC 1/SC 27 동경회의(2000. 10)에 제안하여 최근 국내에서 산업자원부 기술표준원이 개최한 ISO/IEC JTC 1/SC 27 서울회의(2001. 10)를 통하여 3차 WD에 수용되기에 이르렀다. 본 고에서는 비밀성 서비스를 지원하는 블록 암호 알고리즘의 지역(AES, NESSIE, CRYPTREC) 및 국제(ISI/IEC JTC 1) 표준화활동을 분석 정리하고 특히 ISO/IEC JTC 1/SC 27에서 블록 암호 회의를 통한 SEED의 국제표준화 활동을 소개하기로 한다.