• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.80-88
• /
• 2008

본 논문에서는 스마트카드 적용을 위하여 국내외 블록 암호화 표준 알고리즘인 3-DES(Triple Data Encryption Standard), AES(Advanced Encryption Standard), SEED, HASH(SHA-1)를 통합한 저전력 암호화 엔진을 하드웨어로 구현하였다. 휴대용 기기에 필수적인 작은 면적과 저전력을 위하여 하나의 라운드에 대한 각각의 암호화 블록을 구현한 후 반복동작을 하도록 설계하였고 두 단계의 클록 게이팅 기술을 적용하였다. 설계한 통합 암호화 엔진은 ALTERA Excalibur EPXA10F1020C2를 사용하여 검증하였고 합성결과 7,729 LEs와 512 바이트 ROM을 사용하여 최대 24.83 MHz 속도로 동작이 가능하였다. 삼성 0.18 um STD130 CMOS 스탠다드 셀 라이브러리로 합성한 결과 44,452 게이트를 사용하며 최대 50 MHz의 속도로 동작이 가능하였다. 또한 전력소모를 측정한 결과 25 MHz의 속도로 동작할 경우 3-DES, AES, SEED, SHA-1 모드일 때 각각 2.96 mW, 3.03 mW, 2.63 mW, 7.06 mW의 전력소모를 할 것으로 예측되었다. 이러한 저전력 통합 암호화 엔진은 스마트카드 적용에 가장 적합한 구조를 갖고 있으며 그 외에도 다양한 암호화 시스템에 적용될 수 있을 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제45권7호
• /
• pp.61-68
• /
• 2008

본 논문에서는 최신 동영상 압축 기술인 H.264/AVC (Advanced Video Coding)에서 엔트로피 코딩 방법 중 하나로 사용되는 CABAC (Context Adaptive Binary Arithmetic Coding)의 하드웨어 구현과 부호화 처리율을 높이기 위한 알고리즘 및 구조를 제안한다. CABAC는 CAVLC에 비해 쳐대 15%까지 더 나은 압축효율을 낼 수 있는 장점을 가지고 있지만 연산의 복잡도는 훨씬 높아진다. 특히 부호화 과정 중 데이터 사이의 의존도가 높기 때문에 연산과정의 복잡도가 더욱 증가하게 된다. 따라서 연산양을 줄이기 위한 다양한 구조가 제안되었으나, 여전히 데이터의 의존도에 의한 부호화에 latency가 존재하게 된다. 본 논문에서는 이진 산술 부호화의 첫 단계인 확률 값을 계산하는데 필요한 range의 7, 8번째 비트를 빠르게 계산하는 구조와 부호화할 심벌이 MPS인 경우 부호화 단계를 한 단계 줄일 수 있는 구조를 제안하였다. 제안된 구조를 적용하여, 6가지 시퀀스에 대하여 실험한 결과 기존의 구조에 비해 약 27-29%의 수행시간을 줄일 수 있었다. 또한 제안된 구조를 하드웨어로 구현한 결과 0.18um standard library에서 19K gate를 사용하였다.

• 대한전자공학회논문지SD
• /
• 제37권11호
• /
• pp.18-24
• /
• 2000

(Ba,Sr)$TiO_3$ 박막은 ULSI-DRAM 즉 1-4 Gbit급 DRAM용 셀(cell) 커패시터의 새로운 유전물질로 각광받고 있다. 본 연구에서는 ICP 장비에서 $BCl_3/Cl_2/Ar$ 플라즈마로 (Ba,Sr)$TiO_3$ 박막을 식각하였다. 이때 RF power/dc bias voltage는 600W/-250V, 반응로의 압력은 10mTorr 이었다. $Cl_2/(Cl_2+Ar)$은 0.2로 고정하였고, $BCl_3$ 가스를 첨가하면서 (Ba,Sr)$TiO_3$ 박막을 식각하였다. $BCl_3$ 가스를 10% 첨가하였을 때, $480{\AA}/min$으로 (Ba,Sr)$TiO_3$ 박막은 가장 높은 식각 속도를 나타내었다. $Cl_2/Ar$가스에 $BCl_3$의 첨가 비에 따른 Cl, BCl 및 B의 라디칼 밀도를 optical emission spectroscopy(OES)에 의해 구하였다. $BCl_3$를 10% 첨가하였을 때 Cl의 라디칼 밀도가 가장 높았다. (Ba,Sr)$TiO_3$ 박막의 표면반응을 규명하기 위하여 XPS 분석을 수행한 결과 이온 bombardment 식각이 Ba-O 결합을 파괴하고 Ba와 Cl의 결합형태인 $BaCl_2$을 제거하기 위하여 필요하다. Sr과 Cl의 결합의 양은 많지 않고, Sr은 주로 물리적인 스퍼터링에 의하여 제거된다. Ti와 Cl은 화학적으로 반응하여 $TiCl_4$ 결합형태로 용이하게 제거된다. 식각후 단면사진을 SEM을 통해 본 결과 식각단면이 약 65~70$^{\circ}$ 정도였다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.26-36
• /
• 2006

본 논문에서는 화소간의 상관관계를 이용한 CCD/CMOS 이미지 센서용 효율적인 색 보간 기법을 제안한다. 최근 각광받고 있는 CCD/CMOS 이미지 센서는 컬러 필터 배열(Color Filter Array)을 사용하기 때문에, 각 화소는 컬러 영상을 만들기 위한 3가지 색 채널 중 한 가지 채널만 갖고 있게 된다. 따라서 컬러 영상을 만들기 위해서는 색 보간 구조가 필요하다. 최근 제안되는 색 보간 기법은 보간된 영상의 품질 향상에만 주력하고 있는데 반해, 본 논문에서는 낮은 복잡도를 갖으면서 잘못된 색을 최소화하기 위한 방법을 제안한다. 제안된 색 보간 기법에서는 인접한 화소간의 상관관계를 이용하여, 현재 화소의 방향성을 결정할 때 이웃 화소의 방향성 정보를 이용하였다. 기존의 방향성을 고려한 색 보간 기법에 제안된 기법을 적용한 결과, 알고리즘의 종류에 따라 PSNR이 $0.09{\sim}0.47dB$ 향상되었고, 대부분의 잘못된 색(False color)을 최소화함으로써 색 보간된 컬러영상의 품질이 향상되었다. 제안된 색 보간 기법은 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 12K개였으며 5개의 라인 메모리가 사용되었다.

• 생명과학회지
• /
• 제15권1호
• /
• pp.118-123
• /
• 2005

B. stearothermophilus 유래의 CGTase 유전자(cgtS)를 보유하고 있는 재조합 plasmid pCGTS (4.8 kb)을 효모 표면 발현용 vector인 pYDl (GAL1 promoter)에 subcloning 하였다. 구축된 재조합 plasmid, pYDCGT (7.2 kb)는 S. cerevisiae EBY100에 형질전환하였고, tryptophan이 결여된 SD 배지에서 1차 선별된 형질전환체들을 YPGS배지에서 배양 후 활성 염색을 통하여 CD가 생 성 됨을 확인하였다. 배양시간과 효소반응시간에 따른 반응 산물을 TLC로 분석 한 결과, 배양 12시간째부터 효소활성이 나타났고, 반응 10분 이후부터 CD가 생성되어 시간이 지남에 따라 CD 생성양이 증가하는 것을 확인하였다. 회분 배양한 결과 $25^{\circ}C$와 $30^{\circ}C$에서 CGTase의 최대 활성이 각각 21.3 unit/1 와 16.5 unit/1로 나타났고, plasmid 안정성은 각각 $86\%$와 $82\%$로 나타나 배양온도에 상관없이 plasmid는 비교적 안정하게 유지되었다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.26-31
• /
• 2009

선형 피드백 쉬프트 레지스터(linear feedback shift register:LFSR) 기반의 효율적인 테스트 압축기법을 제안하였다. 일반적으로 기존의 LFSR 리시딩 기반의 테스트 압축 기법의 성능은 주어진 테스트 큐브 집합내의 최대 할당 비트 수, $S_{max}$에 따라서 변하는 특성을 가지고 있다. 따라서 본 논문에서는 LFSR과 스캔 체인사이에 서로 다른 클럭 주파수를 사용하여 적절하게 스캔 셀을 그룹화 함으로써 $S_{max}$를 가상적으로 감소시킬 수 있었다. 만약 스캔 체인을 위한 클락 주파수보다 n배 느린 클락을 LFSR을 위하여 사용한다면, 스캔 체인내의 연속적인 n 개의 스캔셀들은 항상 동일한 테스트 입력값을 갖게 된다. 따라서 이와 같은 연속적인 셀들에 무상관 비트(don't care bit)를 적절하게 배치하게 되면 압축해야 하는 할당 비트의 수를 줄일 수 있게 된다. 제안하는 방법론의 선능은 스캔셀의 그룹화 알고리듬에 의존적이기 때문에, 그래프 기반의 새로운 스캔 셀 그룹화 알고리듬을 제안하였다. ISCAS 89 벤치마크 회로에 대한 실험을 통하여 제안하는 기법은 기존의 테스트 압축 기법들에 비해서 적은 메모리 용량 및 매우 작은 면적 오버 헤드를 보장할 수 있음을 증명하였다.

• Applied Microscopy
• /
• 제38권3호
• /
• pp.259-264
• /
• 2008

소취 및 소독제로서 사용되어온 안정화 이산화염소($S-ClO_2$)의 조직에 대한 부패억제 효과를 확인하고자 본 연구를 수행하였다. 실험을 위해 8주령 SD계 흰쥐 콩팥(kidney)을 사용하였고, 안정화 이산화염소를 처리하지 않은 대조군과, 안정화 이산화염소의 분말과 수용액을 처리한 실험군으로 구분하여 광학 및 전자현미경으로 관찰하였다. 광학현미경 관찰 결과, 부패양상은 시간경과에 따라 토리, 보우만주머니 및 세뇨관을 구성하는 세포의 핵과 세포사이 경계가 불분명해지며, 세뇨관의 경우 신장되었다가 결국에 수축되었다. 대조군의 1일군부터 괴사(necrosis)가 시작되어 3일군 이후는 전체적인 조직 괴사로 형태를 구별하기 어려웠다. 실험군에서 3일군의 경우, 조직의 전반적 형태와 괴사정도가 대조군의 1일군과 유사하였다. 전자현미경 관찰 결과, 시간경과에 따라 세포소기관 및 미토콘드리아의 부분적 붕괴로 시작되어 결과적으로 모든 세포내소기관이 붕괴되었다. 대조군의 1일군에서 세포소기관의 부분적 붕괴가 관찰되었으며, 실험군의 3일군에서 세포소기관 및 미토콘드리아의 부분적 붕괴 현상이 관찰되었다. 대조군의 3일군 이후에서는 세포소기관을 구별할 수 없었다. 이상의 연구 결과에서 $37^{\circ}C$, 습도 $80{\pm}5%$에서 안정화 이산화염소($S-ClO_2$)가 부패와 변성을 억제하는 부패억제제로서 효과가 있고, 억제 정도는 실험군의 3일군이 대조군의 1일군에 해당하는 것으로 보아 최소 2일 정도의 부패억제 효과가 있는 것으로 확인되었다.

• 한국식품영양학회지
• /
• 제15권2호
• /
• pp.151-157
• /
• 2002

대두 배아로부터 saponin을 분리.정제하여 유리기 억제효과 및 동물의 암세포에 대한 세포 독성을 조사하였다. 유리기 억제활성에 대한결과를 보면 대두 배아 saponin을 0.5 및 1.0%씩 첨가한 급여 식에서 4주 동안 사육한 후 간장을 절취하여 간장 획분의 활성산소 및 항산화 관련 효소에 대하여 평가하였다. 간장의 mitochondria 및 microtome 획분의 hydroxy radical(.OH)의 생성에 미치는 영향에서 급여식에 사포닌을 첨가한 급여군에서 .OH기의 생성억제 효과를 나타내었다. 간장의 microsome 획 분에서도 0.5 및 1.0% 투여군에서 $H_2O$$_2$생성억제 효과가 인정되었다. 또한 간장의 cytosol획분에서 $O_2$.$^{-}$의 생성은 대조군에 비하여 현저한 억제 효과를 나타내었다. 대두 배아 사포닌의 세포독성을 P338 (mouse Iyoupoid neoplasm)과 L1210 (mouse leukemia) 세포주를 사용하여 실시한 결과 200 $\mu$g/mL 농도에서 높은 성장억제효과를 나타내었다. 그리고 처리 농도에 따른 대두배아 추출물이 P338과 L1210에 대한 성장 효과 실험에서도 200 $\mu$g/mL에서 은 성장억제 효과가 나타났으며 농도가 높을 수록 완전히 억제되는 것을 볼 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권5호
• /
• pp.25-31
• /
• 2009

본 논문에서는 공급전압의 전하를 재활용하여 전력소모를 줄인 저전력 SRAM(Low power SRAM using supply voltage charge recycling: SVCR-SRAM)을 제안하였다. 제안한 SVCR-SRAM은 SRAM 셀 블록을 두 개의 셀 블록으로 나누어 두 종류의 공급전압을 공급한다. 이중 하나는 $V_{DD}$와 $V_{DD}/2$이고, 다른 하나는 $V_{DD}/2$와 GND이다. N비트 셀들이 연결되었을 때 $V_{DD}$와 $V_{DD}/2$의 전원으로 동작하는 N/2비트의 셀들에서 사용된 전하는 나머지 $V_{DD}/2$와 GND의 전원으로 동작하는 N/2비트의 셀들에서 재활용된다. SVCR 기법은 전력소모가 많은 비트라인, 데이터 버스, SRAM 셀에서 사용되어 전력소모를 줄여준다. 다른 부분들에서는 동작속도를 높이기 위해 $V_{DD}$와 GND의 공급전압을 사용하였다. 또한, SVCR-SRAM에서는 Body-effect로 인한 SRAM 셀들의 누설전류가 크게 감소하는 효과가 있다. 검증을 위하여, 64K비트($8K{\times}8$비트)SRAM chip을 $V_{DD}=1.8V,\;0.18{\mu}m$ CMOS 공정으로 구현하였다. 제작된 SVCR-SRAM에서는 쓰기전력의 57.4%와 읽기전력의 27.6%가 줄었다.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.53-60
• /
• 2009

H.264/AVC 코덱에 사용되는 움직임 추정은 다중 참조 프레임과 다양한 가변 블록을 이용하기 때문에 복잡하고 많은 연산을 필요로 한다. 본 논문에서는 이러한 문제를 해결하기 위해 다중 참조 프레임 선택, 블록 매칭, 블록 모드 결정, 움직임 벡터예측을 고속으로 처리하는 방법을 바탕으로 동작 속도가 빠른 정수 화소 움직임 추정 회로 구조를 제안한다. 또한 부화소 움직임 추정을 위한 고성능 보간 회로 구조도 제안한다. 제안한 회로는 Verilog HDL을 이용하여 RTL로 기술하였고, 130nm 표준 셀 라이브러리를 이용하여 합성하였다. 정수 화소 움직임 추정 회로는 77,600 게이트와 4개의 $32\times8\times32$-비트 듀얼-포트 SRAM으로 구현되었고 최대 동작 주파수는 161MHz이며 D1(720$\times$480)급 칼라 영상을 1초에 51장 까지 처리할 수 있다. 부화소 움직임 추정 회로는 22,478 게이트로 구현되었고 최대 동작주파수 200MHz에서 1080HD(1,920$\times$1,088)급 칼라 영상을 1초에 69장 까지 처리할 수 있다.