• 대한전자공학회논문지SD
• /
• 제47권7호
• /
• pp.70-77
• /
• 2010

움직임 추정은 동영상 압축에서 가장 많은 연산량을 차지하는 부분으로 막대한 연산량을 줄이기 위한 많은 고속 탐색 기법이 제안되어 왔다. 움직임 추정에서 가장 많은 연산량을 차지하는 SAD (sum-of-absolute difference) 계산의 경우, 연산량을 줄이기 위해 SAD 계산 중간에 지금까지 계산된 중간값이 지금까지 찾아진 최소 SAD를 넘을 경우 더 이상의 SAD 계산을 중단하고 다음 탐색으로 넘어가는 조기 중단 기법이 많이 사용되고 있다. 본 논문에서는 대표적인 고속 탐색 기법인 3단계 탐색기법을 변형하여 조기 중단이 자주 일어나도록 탐색 위치의 탐색 순서만을 적응적으로 재배열하는 움직임 추정 기법을 제안하였다. 모의 실험 결과, 제안하는 움직임 추정 기법은 추가 연산량이 거의 없이 기존의 3단계 탐색 기법에 비해 동일한 성능을 유지하면서 연산량을 17~30% 감소시켰다.

• 디지털산업정보학회논문지
• /
• 제5권4호
• /
• pp.179-187
• /
• 2009

In this paper, an efficient multi-level successive elimination algorithm using the locality in block was proposed for motion estimation. If SAD(sum of absolute difference) is calculated from large absolute difference values to small absolute difference values, SAD is increased rapidly. So, partial distortion elimination in SAD calculation can be done very early. Hence, the computations of SAD calculation can be reduced. In this paper, an efficient algorithm to calculate SAD from large absolute difference values to small absolute difference values by using the locality in block. Experimental results show that the proposed algorithm is an efficient algorithm with 100% motion estimation accuracy for the motion estimation of motion vectors.

• 한국통신학회논문지
• /
• 제28권6C호
• /
• pp.602-608
• /
• 2003

본 논문에서는 고속 동영상 압축을 위한 효율적인 DCT 계산 방식을 제안한다. 본 논문은 먼저 기존 움직임 추정 및 보상 과정에서 얻어지는 SAD가 양수 항과 음수 항의 합으로 분해됨을 유도한다. 그리고 이론적 분석을 통하여 기존 DCT 계산이 양수 항의 합과 음수 항의 합에 따라 DCT 생략, Reduced_DCT1, Reduced_DCT2, 그리고 DCT의 4가지 경우들로 분류될 수 있음을 보인다. 이러한 사실에 기초하여 제안 알고리듬에서는 효율적인 DCT 계산을 위하여 4가지 유형중에 하나가 선택되어 사용되어진다. 모의 실험 결과는 복원 화질의 저하와 부가 계산량 없이 평균 25.2% 정도의 계산량 감소가 이루어짐을 보여준다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.397-400
• /
• 2016

본 논문에서는 고성능 HEVC 부호기를 위한 Inter Prediction SAD연산 구조의 효율적인 알고리즘을 제안한다. HEVC Inter Prediction에서의 Motion Estimation(ME)은 시간적 중복성을 제거하기 위하여 보간 된 참조 픽처에서 현재 PU와 상관도가 높은 예측 블록을 탐색하는 과정이다. ME는 전역 탐색(full search, FS) 알고리즘과 고속 탐색(fast search) 알고리즘을 이용한다. 전역 탐색 기법은 주어진 탐색 영역내의 모든 후보 블록에 대하여 움직임을 예측하기 때문에 최적의 결과를 보장하지만 연산량 및 연산시간이 많은 단점을 지닌다. 그러므로 본 논문에서는 Inter Prediction의 연산량 및 연산시간을 줄이기 위해 전역탐색에서 SAD연산을 재사용하여 연산 복잡도를 줄이는 새로운 알고리즘을 제안한다. 제안된 알고리즘은 HEVC 표준 소프트웨어 HM16.12에 적용하여 검증한 결과 기존 전역탐색 알고리즘보다 연산시간은 61%, BDBitrate는 11.81% 감소하였고, BDPSNR은 약0.5% 증가하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.23-25
• /
• 2007

The partial distortion elimination (PDE) scheme is used to decrease the sum of absolute difference (SAD) computational complexity, since the SAD calculation has been taken much potion of the video compression. In motion estimation (ME) based on PDE, it is ideal that the initial value of SAD in summing performance has large value. The traditional scan order methods have many operation time and high operational complexity because these adopted the division or multiplication. In this paper, we introduce the new scan order and search order by using only adder. We define the average value which is called to rough average value (RAVR). Which is to reduce the computational complexity and increase the operational speed and then we can obtain the improvement of SAD performance. And also this RAVR is used to decide the search order sequence, since the difference RAVR between the current block and candidate block is small then this candidate block has high probability to suitable candidate. Thus, our proposed algorithm combines above two main concepts and suffers the improving SAD performance and the easy hardware implementation methods.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2008년도 추계학술대회
• /
• pp.223-226
• /
• 2008

본 논문은 움직임 추정(motion estimation)과정에서 SAD(Sum of Absolute Difference)값을 추출하기 위해 사용되는 SAD 연산기의 게이트 수를 줄이는데 초점을 두고 하드웨어를 구현하였다. 게이트 수(gate count)를 줄이기 위한 방법으로 1의 보수 (one's complement)의 수 체계를 이용하였다. 하드웨어 구현 결과, 게이트 수를 약 $12%{\sim}25%$ 줄일 수 있었다.

• 한국통신학회논문지
• /
• 제26권11A호
• /
• pp.1925-1938
• /
• 2001

본 논문에서는 표준 비디오 부호화기를 위한 블럭 정합 방식을 제안하였다. 일반적으로 기존 방식에 사용되는 광역-협역 방식이 아닌 \"슬라이스 경쟁\`이라는 새로운 개념이 도입되었다. 기존의 SAD의 누적 방식인 순차 방식에서 확산 방식으로 변경함으로써 SAD증가 추이의 선형성이 확보되므로, 누적 초기에 움직임 벡터로서 가능성이 낮은 후보들을 미리 제거하여 불필요한 계산량을 줄이는 방식이다. 그리고 움직임 벡터 예측방식과 적응적 탐색 영역개념을 도입하여 블럭 정합 방식을 효율적으로 지원하였다. 이 두 방식의 도입으로 약 13%의 계산량 감소가 발생하였으며, 최종적으로 기존의 고속 블럭 정합 방식들과 비교하면 39%~77%의 SAD 누적 횟수가 감소되었다. 그리고 다양한 테스트 영상에 대하여, 평균 MAD는 항상 낮으며, 전역 탐색 블럭 정합 방식에 가장 근접한 결과를 얻었다. 얻었다.

• 한국통신학회논문지
• /
• 제28권5C호
• /
• pp.539-547
• /
• 2003

PDE기법에 기반한 움직임 추정에서는 SAD가 누적 초기에 큰 값을 가지는 것이 이상적이다. 이를 위해 본 논문에서는 새로운 누적 순서 및 탐색 순서를 결합한 효율적인 블록 정합 방식을 제안한다. 제안하는 누적 순서는 현재 블록에서 고주파 성분이 큰 영역에 대하여 SAD 계산이 먼저 수행되도록 한다. 또한, 제안하는 탐색 순서는 현재 블록과 각 후보 블록간의 DC차와 SAD간의 연관성에 기반하여, 낮은 DC차를 지니는 후보 블록을 먼저 정합되도록 하였다. 모의 실험 결과는 제안 방식에 의하여 약 6%의 성능 향상이 이루어짐을 보여준다.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1605-1614
• /
• 2008

본 논문은 비디오 압축을 고성능으로 수행하기 위한 움직임 예측(motion estimation, ME) 및 보상(compensation, MC) 알고리즘의 VLSI 구조를 제안하고 하드웨어로 구현하였다. 움직임 예측을 계산하기 위해서는 일반적으로 SAD 결과를 이용하게 되는데 이를 위하여 새로운 연산방법을 제안하였다. 제안한 SAD 연산방법으로 인해 연산의 효율성이 증대되고 메모리의 사용을 줄임으로써 ME/MC의 성능을 높였다. 제안한 ME/MC 하드웨어는 TSMC 90nm HVT CMOS 공정으로 구현하였다. 구현된 하드웨어는 약 33만 게이트를 점유하였고, 143MHz의 클록 주파수에서 안정적으로 동작하였다.

• 한국멀티미디어학회논문지
• /
• 제10권11호
• /
• pp.1439-1445
• /
• 2007

본 논문에서는 기존의 PDE방법의 계산량을 줄이고 동시에 동일한 예측화질을 얻기 위해, 초기 매칭블록의 서브블록별 SAD값의 비교를 통한 고속 움직임 예측 알고리즘을 제안한다. 제안한 방법은 최초 매칭 블록의 서브블록별 매칭 에러의 복잡도의 비교를 통해 후보블록들의 매칭순서를 변경하여 불필요한 계산량을 줄이는 방법을 제안한다. 제안한 알고리즘은 예측 화질의 저하 없이 기존의 PDE(partial distortion elimination) 알고리즘을 이용한 전영역 탐색 방법에 비해 45%의 계산량을 줄였으며, MPEG-2 및 MPEG-4 AVC를 이용하는 비디오 압축 응용분야에 유용하게 사용될 수 있을 것이다.