• KIEE International Transactions on Electrophysics and Applications
• /
• 제3C권6호
• /
• pp.220-223
• /
• 2003

In this paper, a new frequency-to-digital converter without an analog element is proposed. The proposed circuit consists of pulse-shrinking elements, latches and D flip-flops, and the operation is based on frequency comparison by the pulse-shrinking element. In the proposed circuit, the resolution of digital output can be easily improved by increasing the number of the pulse-shrinking elements. The FDC performance is improved in viewpoints of operating speed and chip area. In designed FDC, error of frequency-to-digital conversion is less than 0.1 %.

• 산업기술연구
• /
• 제30권A호
• /
• pp.89-93
• /
• 2010

This research suggested a development of a Data Acquisition System for strain gauge sensor which enables the usage of portable device in the various engineering field that includes, a strain indicator which is frequently used in civil and mechanical engineering, and a GUI function of data acquisition device. The developed system can record 16 channels of strain gauges at a time and its resolution is over 16 bits which can be used effectively in the actual field.

• 한국의학물리학회지:의학물리
• /
• 제21권3호
• /
• pp.239-245
• /
• 2010

본 연구의 목적은 직 간접 변환방식 검출기를 사용한 디지털 유방 X선 촬영시스템의 영상 화질을 비교하고 평가함에 있다. 영상의 정량적인 분해능을 나타내는 변조전달함수(MTF), 노이즈 특성을 나타내는 정규화된 잡음력 스펙트럼(NNPS), 그리고 신호 대 잡음비 성능을 나타내는 양자검출효율(DQE)인자를 이용하여 영상 화질평가를 하였다. DQE는 IEC 62220-1-2 규약에 따라 edge 팬텀을 사용한 MTF 도출을 이용하여 계산되었다. 대조도 대 노이즈비(CNR) 측정은 한국의료영상품질관리원에서 제시한 가이드라인에 따라 측정되었다. 직접 변환방식 검출기가 간접 변환방식 검출기에 비해 공간주파수별로 MTF와 DQE 값이 높은 것으로 측정되었다. 동일한 평균유선선량(AGD)일 때 직접 변환방식의 검출기는 더 높은 CNR값을 보였다. 공간주파수별로 높은 DQE 값을 갖는 직접 변환방식 검출기는 디지털 유방 X선 촬영시스템에 있어서 향상된 영상 화질과 적은 환자선량을 제공할 것이다.

• 전기전자학회논문지
• /
• 제16권1호
• /
• pp.28-33
• /
• 2012

최근 모바일 기기의 수요의 증가와 더불어 다양한 멀티미디어 기능을 요구함에 따라 배터리 사용시간이 줄어들고 있다. 이에 따라 배터리 사용시간을 늘이기 위한 여러 가지 방법들이 제안되고 있다. 이러한 방법을 구현하기 위해서는 배터리 상태를 정확히 알아야 하며, 이를 위한 고해상도 아날로그-디지털 변환기를 필요로 하게 된다. 기존의 integrating sigma-delta ADC의 경우, 초기화-시간 변환시간을 해상도로 변환을 하지 않는 단점이 있다. 이런 단점으로 인해 bit수에 해당되는 모든 디지털 값을 표현 할 수 없게 된다. 위와 같은 단점을 보완하기 위해 본 논문에서는 올림/내림 계수기를 사용함으로써 초기화-시간 변환시간을 해상도로 변환을 하지 않고도 bit수에 해상되는 모든 디지털 값을 표현 가능하게 하였다. 이로 인해 기존 변환기의 시뮬레이션 결과에 비해 향상된 SDNR을 보여주었다. 또한 휴대용 배터리 관리 시스템에 적합하도록 저전력으로 설계를 진행 하였으며, 0.35-um 공정으로 제작이 이루어졌다.

• 센서학회지
• /
• 제27권2호
• /
• pp.93-98
• /
• 2018

In this paper, an energy-efficient 11.49-bit successive approximation register (SAR) capacitance-to-digital converter (CDC) for capacitive sensors with a figure of merit (FoM) of 31.6 pJ/conversion-step is presented. The CDC employs a SAR algorithm to obtain low power consumption and a simplified structure. The proposed circuit uses a capacitive sensing amplifier (CSA) and a dynamic latch comparator to achieve parasitic capacitance-insensitive operation. The CSA adopts a correlated double sampling (CDS) technique to reduce flicker (1/f) noise to achieve low-noise characteristics. The SAR algorithm is implemented in dual operating mode, using an 8-bit coarse programmable capacitor array in the capacitance-domain and an 8-bit R-2R digital-to-analog converter (DAC) in the charge-domain. The proposed CDC achieves a wide input capacitance range of 29.4 pF and a high resolution of 0.449 fF. The CDC is fabricated in a $0.18-{\mu}m$ 1P6M complementary metal-oxide-semiconductor (CMOS) process with an active area of 0.55 mm2. The total power consumption of the CDC is $86.4{\mu}W$ with a 1.8-V supply. The SAR CDC achieves a measured 11.49-bit resolution within a conversion time of 1.025 ms and an energy-efficiency FoM of 31.6 pJ/step.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.70-75
• /
• 2014

Super-RENS(super-resolution near-field structure) read-out 신호는 비선형 채널을 겪으면서 ISI(inter-symbol interference)의 영향으로 신호가 변형된다. 본 논문에서는 등화기의 측면에서 super-RENS 신호에 나타나는 비대칭성과 domain bloom 특성에 대해 살펴본다. Domain bloom은 광 레코드의 기록 과정에서 발생한다. 본 연구에서는 비대칭 심벌 변환 방식을 이용하여 비대칭 심벌들을 생성하며, 비선형 심벌과 선형 FIR(finite impulse response) 필터로 read-out 채널을 모델링한다. 이러한 비선형 채널의 등화는 채널의 선형 FIR 필터의 역필터를 찾은 다음 역필터로 등화된 신호를 심볼 변환 방식으로부터 전개된 결정 방식 테이블에 기초하여 판별하는 과정으로 진행된다. 제안하는 등화기를 raw BER(bit error ratio)의 관점에서 모의실험과 실제 super-RENS read-out 신호를 이용하여 분석하였다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.26-33
• /
• 2010

본 논문은 SoC 응용에 가능한 멀티 채널 용량형 터치 센서 유닛과 간단한 공통프로세스 유닛, 스위치 어레이를 포함하여 C-T 방법으로 터치 입력을 처리하는 ASIC을 제안하였다. 본 터치 센서 ASIC은 작은 전류와 칩 면적의 장점을 갖는 C-T 변환 방식에 기반 하여 설계하였으며, 최소 센싱 해상도는 한 카운터 당 41 fF이며, 외부 부품 없이 동작하기 위해 내부 발진기 및 LDO 레귤레이터, $I^2C$를 내장하였다. 본 ASIC은 0.18 um CMOS공정으로 구현되어 있으며, 1.8 V와 3.3 V 전원을 사용한다. 전체 소비 전력은 60 uA이고, 면적은 0.26 $mm^2$이다.

• KSBB Journal
• /
• 제17권6호
• /
• pp.543-548
• /
• 2002

Candida rugosa lipase를 이용하여 효소 농도, 반응온도, 알콜 농도 및 종류 등의 반응조건에 따른 racemic ibuprofen 에스테르화 반응의 초기반응속도, 전환율 그리고 입체 선택성 을 조사하였다. 제조된 S-(+)-ibuprofen alkyl ester는 황산을 촉매로 하는 가수분해반응에 의해 순수한 S-(+)-ibuprofen으로 전환되었다. 에스테르화 반응에서는 반응온도 6$0^{\circ}C$에서 최대 활성을 보였으며, 그 이상의 온도에서는 효소의 활성 저하로 전환율과 enantiomeric excess값이 동시에 현격하게 감소하는 경향을 보였다. 알코올 농도가 증가할수록 알콜의 효소반응 저해제작용으로 인하여 초기반응속도가 감소하는 경향을 보였으며, 최종 전환율은 Ibuprofen와 Alcohol의 몰 비가 1/1에서 최고 값을 나타냈다. 알콜 종류에 따른 알코올 체인 길이가(C$_2$~C$_{10}$) 증가할수록 전환율은 증가하였는데, 특히 알코올 체인길이가 가장 큰 데칸올이 가장 높은 전환율을 보였다. 반응온도가 6$0^{\circ}C$ 이상의 높은 경우를 제외하고 에스테르화 반응 조건에 따라 입체 선택성 즉 enantiomeric excess의 큰 변화는 없었다. 화학적 가수분해 반응은 비교적 짧은 반응시간(3시간)내에 평형반응에 도달하였으며 알코올 체인 길이에 관계없이 거의 95% 이상의 높은 전환율 및 입체 선택성을 나타냈다. Lipase에 의한 ibuprofen 에스테르화 반응의 최적 조건과 화학적인 가수분해 반응을 통해서 racemic ibuprofen으로부터 높은 수율의 S-(+)-ibuprofen을 확보할 수 있었다.

• 한국전자통신학회논문지
• /
• 제3권3호
• /
• pp.165-169
• /
• 2008

계측 및 측정분야에 사용되는 아날로그-디지털 변환기는 우수한 선형성과 무시할 만큼 적은 dc 오프셋 특성을 갖으면서 높은 정밀도를 요구한다. 증분형 변환기는 전형적인 ${\Delta}{\Sigma}$ 변환기의 대부분의 장점을 보유하면서 측정 응용분야에 적합한 해법을 제공한다. 또한 이러한 형태의 변환기는 오프셋 조정이 필요 없이 정확한 변환을 할 수 있다. 대부분 이전의 증분형 변환기에 관한 연구는 단일-채널과 dc 신호 응용에 초점을 맞추었으며 20 비트 이상의 해상도보다 더 정확한 데이터 변환을 할 수 초정밀 데이터 변환에 관한 연구도 있었다. 본 논문에서는 협대역 ac 신호를 변환시켜 주는 다중화 증분형 데이터 변환기의 구현 기술을 제안한다. 또한 다중화 증분형 데이터 변환기의 SQTNR을 최적화하는 설계 방법을 제안한다. 동작 원리, 토폴로지, 그리고 디지털 decimation 필터 설계에 대해 논의한다. 시뮬레이션 결과를 통해 제안한 이론에 대한 우수성을 검증한다.

• 한국정보통신학회논문지
• /
• 제23권7호
• /
• pp.816-821
• /
• 2019

듀얼에지 T 플립플롭을 사용하여 카운터 타입의 시간-디지털 변환기를 설계하였다. 시간-디지털 변환기는 공급 전압 1.5volts에서 $0.18{\mu}mCMOS$ 공정으로 설계하였다. 일반적인 시간-디지털 변환기에서 클록의 주기가 T일 때, 입력신호와 클록의 비동기로 인하여 클록의 주기에 해당하는 변환 에러가 발생한다. 그러나 본 논문에서 제안한 시간-디지털 변환기의 클록은 입력신호인 시작신호와 동기화되어 생성된다. 그 결과 시작신호와 클록의 비동기로 인해 발생할 수 있는 변환 에러는 발생하지 않는다. 그리고 카운터를 구성하는 플립플롭은 분해능 향상을 위해 클록의 상승에지와 하강에지에서 동작하는 듀얼에지 플립플롭으로 구성하였다.