• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2004년도 전력전자학술대회 논문집(2)
• /
• pp.575-578
• /
• 2004

The performance of an active power filter(APF) depends on the inverter characteristic, the control method, and the accuracy of reference signal generator. The accuracy of reference generator is the most critical item to determine the performance of active power filter. This paper introduces a novel reference signal generator composed of improved adaptive predictive filter. The performance of proposed reference signal generator was first verified through a simulation with MATLAB. Furthermore, the application of feasibility was evaluated through experimenting with a single-phase APF prototype based on the proposed reference generator, which was implemented using the TMS320C31 floating-point signal processor. Both simulations and experimental results confirm that our reference signal generator can be used successfully in practical active power filters.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.212-216
• /
• 2003

The performance of active power filter depends on the inverter characteristic, the control method, and the accuracy of reference signal generator. The accuracy of reference generator is the most critical item to determine the performance of active power filter. This paper introduces a novel reference signal generator composed of improved adaptive predictive filter. The performance of proposed reference signal generator was verified by means of simulation with MATLAB. The simulation result confirm that the proposed reference signal generator can be utilized for the active power filter.

• 전력전자학회논문지
• /
• 제9권6호
• /
• pp.592-601
• /
• 2004

능동전력필터의 성능은 인버터의 특성, 제어 방법, 그리고 기준신호발생기의 정확도에 좌우된다. 이중에서 기준신호발생기의 정확도는 능동전력필터의 성능을 결정짓는 가장 중요한 요소이다. 본 논문은 개선된 적응예측필터로 구성한 새로운 기준신호발생기에 대해 소개하고 그 성능을 MATLAB을 이용한 시뮬레이션으로 검증하였다. 그리고 실제 하드웨어의 적용타당성을 평가하기 위해 개선된 기준신호발생기로 구성한 알고리즘을 TMS320C31 DSP(digital signal processor)에 구현하고 이 기준신호발생기를 기반으로 하는 단상능동전력필터의 축소모형을 제작하여 실험을 실시하였다. 시뮬레이션과 실험결과로 제안하는 기준신호발생기가 위상지연이 없는 기준신호를 추출하여 능동전력필터에 활용가능하며 그 성능도 대단히 우수함을 알 수 있었다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.106-111
• /
• 2015

일반적으로 기준전압 생성기는 쌍안정성을 가지므로 이를 올바른 상태에서 동작시키기 위해서는 적절한 시동회로가 필요하다. 본 논문에서는 저전압 기준전압 발생기를 위한 새로운 시동회로를 제안한다. 제안한 시동회로는 기준전압발생기의 상태를 결정하기 위하여 기준전압 발생기의 BJT에 흐르는 전류를 측정한다. 기준전압발생기가 올바른 상태에 있을 때 이 전류가 가지는 값은 잘 정의되므로 이를 통하여 회로의 상태를 신뢰성 있게 결정할 수 있다. 전류는 내부에 오프셋 전압을 갖는 비교기를 이용하여 측정하였다. 130nm CMOS 공정을 이용하여 설계를 하였으며, 레이아웃에서 추출한 기생 성분을 포함하는 Monte-Carlo 시뮬레이션을 통해 회로의 성능을 검증 하였다. 제안된 시동회로를 사용하는 기준전압발생기에 850mV 이상의 전원 전압이 가해질 경우, 소자에 미스매치가 있더라도 안정적으로 기준전압 생성기가 시동하는 것을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.785-788
• /
• 2007

새롭게 제안된 밴드갭 기준전압 발생기는 PVT변동에 둔감하면서 기존의 밴드갭 기준전압 발생기보다 안정적인 동작을 하기 위해 요구되는 최소 전원전압(VDD)의 크기을 낮추었다. 모의실험 결과 전원전압(VDD)이 1.0V의 낮은 전압에서 안정적인 동작을 하는 것을 확인 하였다. 매그나칩 반도체 $0.18{\mu}m$ DDI 공정을 이용하여 Layout 하였고, 사이즈는 $409.36{\mu}m$ ${\times}$ $435.46{\mu}m$ 이다.

• 전력전자학회논문지
• /
• 제8권5호
• /
• pp.435-441
• /
• 2003

순시전압강하보상기 (DVR)는 순시전압강하 및 상승을 보상하기 위한 가장 효과적이고 경제적인 수단으로 알려져 있다. 본 논문은 계통의 전압이 사고에 의해서 심하게 왜곡되는 경우에서도 계통과 동기된 정현적인 기준파를 생성하는 방법을 제시한다. 제안된 기준파발생기 (RWG)는 사고로 왜곡된 전압으로부터 원래의 정현적인 파형을 추출하고 정상 성분만의 전압을 합성하여 DVR의 제어에 사용하도록 한다. 전윈 전압의 사고 순간에도 RWG는 과도적인 문제가 없는 안정된 정현 파형을 출력한다.

• Journal of electromagnetic engineering and science
• /
• 제9권3호
• /
• pp.118-123
• /
• 2009

This paper discusses the design and fabrication of a reference signal generator for a naval radar system, including the vibration environment test. The transmit signals of the S-band radar system are synthesized by the reference signal and the phase noise must lower than - 130 dBc/Hz at a 10 kHz offset frequency. To achieve this specification, the phase noise of the reference signal needs to be less than -165 dBc/Hz at a 10 kHz offset. For achieving very low phase noise performance by the reference signal generator, the phase locked loop technique is applied with a 10 Hz loop bandwidth. Also, this reference signal generator has ${\pm}0.35\;ppb$ short-term stability to minimize instant phase errors and high vibration sensitivity against a ship's shaking, unbalanced rotating of antennas and so on.

• Journal of Power Electronics
• /
• 제8권4호
• /
• pp.345-353
• /
• 2008

In this paper, a novel loss minimization of an induction generator in wind energy generation systems is presented. The proposed algorithm is based on the flux level reduction, for which the generator d-axis current reference is estimated using support vector regression (SVR). Wind speed is employed as an input of the SVR and the samples of the generator d-axis current reference are used as output to train the SVR algorithm off-line. Data samples for wind speed and d-axis current are collected for the training process, which plots a relation of input and output. The predicted off-line function and the instantaneous wind speed are then used to determine the d-axis current reference. It is shown that the effect of loss minimization is more significant at low wind speed and the loss reduction is about to 40% at 4[m/s] wind speed. The validity of the proposed scheme has been verified by experimental results.

• 전기학회논문지
• /
• 제60권2호
• /
• pp.451-454
• /
• 2011

In this paper, a wideband clock generator using novel Automatic frequency calibration(AFC) scheme is proposed. Wideband clock generator using AFC has the advantage of small VCO gain and wide frequency band. The conventional AFC compares whether the feedback frequency is faster or slower then the reference frequency. However, the proposed AFC can detect frequency difference between reference frequency with feedback frequency. So it can be reduced an operation time than conventional methods AFC. Conventional AFC goes to the initial code if the frequency step changed. This AFC, on the other hand, can a prior state code so it can approach a fast operation. In simulation results, the proposed clock generator is designed for DisplayPort using the CMOS ring-VCO. The VCO tuning range is 350MHz, and a VCO frequency is 270MHz. The lock time of clock generator is less then 3us at input reference frequency, 67.5MHz. The phase noise is -109dBC/Hz at 1MHz offset from the center frequency. and power consumption is 10.1mW at 1.8V supply and layout area is $0.384mm^2$.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2005년도 하계학술대회
• /
• pp.159-165
• /
• 2005

The proposed optical transmitter is composed of FF(flip flop) , PLL (phase locked loop), reference clock generator, serializer and LD driver 10x250 Mb/s data arrays are translated to the 2.5 Gb/s data signal by serializer. In this case, 1 data bus is allocated usually as a reference clock for synchronization. In this proposed optical transmitter, 125 MHz reference clock is generated from 10x250 Mb/s data arrays by reference clock generator. From this method. absent of reference clock bus is available and more data transmission become possible. To achieve high speed operation, the serializer circuit is designed as two stacks. For 10:1 serialization, 10 clocks that have 1/10 lambda differences is essential, so the VCO (voltage controlled oscillator) composed of 10 delay buffers is designed. PLL is for runing at 250 MHz, and dual PFD(phase frequency detector) is adopted for fast locking time. The optical transmitter is designed by using 0.35 um CMOS technology.