• 제목/요약/키워드: Reduced-width multiplier

검색결과 6건 처리시간 0.023초

Analysis of Reduced-Width Truncated Mitchell Multiplication for Inferences Using CNNs

  • Kim, HyunJin
    • 대한임베디드공학회논문지
    • /
    • 제15권5호
    • /
    • pp.235-242
    • /
    • 2020
  • This paper analyzes the effect of reduced output width of the truncated logarithmic multiplication and application to inferences using convolutional neural networks (CNNs). For small hardware overhead, output width is reduced in the truncated Mitchell multiplier, so that fractional bits in multiplication output are minimized in error-resilient applications. This analysis shows that when reducing output width in the truncated Mitchell multiplier, even though worst-case relative error increases, average relative error can be kept small. When adopting 8 fractional bits in multiplication output in the evaluations, there is no significant performance degradation in target CNNs compared to existing exact and original Mitchell multipliers.

Booth 인코더 출력을 이용한 저오차 고정길이 modified Booth 곱셈기 설계 (Design of Low-error Fixed-width Modified Booth Multiplier Using Booth Encoder Outputs)

  • 조경주;김원관;정진균
    • 한국통신학회논문지
    • /
    • 제29권2C호
    • /
    • pp.298-305
    • /
    • 2004
  • 본 논문은 워드길이가 W 비트인 입력으로부터 W 비트를 출력하는 고정길이 modified Booth 곱셈기에 대한 오차보상 방법을 설명한다. 효율적으로 양자화 오차를 보상하기 위해 Booth 인코더의 출력정보를 이용하여 오차보상 바이어스를 생성한다. 절단된 부분이 양자화 오차에 미치는 영향에 따라 두 그룹(major or minor group)으로 나누고, 각 그룹에 서로 다른 오차보상 방법을 적용한다. 기존 방법과 비교하여 제안한 방법이 오차보상 바이어스를 생성하는 회로의 하드웨어 오버헤드는 비슷하면서 약 50% 정도 양자화 오차가 적음을 시뮬레이션을 통해 보인다. 또한, 면적과 전력소모 면에서 제안한 고정길이 곱셈기가 이상적인 곱셈기 보다 약 40% 정도 적게 나타났다.

저전력 DSP 응용을 위한 오차보상을 갖는 가변 정밀도 승산기 코어 생성기 (A module generator for variable-precision multiplier core with error compensation for low-power DSP applications)

  • 황석기;이진우;신경욱
    • 한국통신학회논문지
    • /
    • 제30권2A호
    • /
    • pp.129-136
    • /
    • 2005
  • 지정된 비트 크기를 갖는 승산기 코어의 Verilog-HDL 모델을 생성하는 가변 정밀도 승산기 생성기 (VPM_Gen; Variable-Precision Multiplier Generator)에 대해 기술한다. 사용자의 필요에 따라 승수와 피승수의 비트 수를 8-비트${\sim}32$-비트 범위에서 1-비트 단위로 선택할 수 있으며, 승산결과는 $8-b{\sim}64-b$ 범위에서 2-비트 단위로 절사할 수 있도록 함으로써 총 3,455 가지 승산기 코어를 생성할 수 있다. 승산결과가 절사되는 경우, 절사되는 부분의 회로를 제거함으로써 게이트 수와 전력소모가 각각 최대 40%와 30% 감소되도록 하였으며, 이를 통해 효율적인 저전력 승산기 코어가 구현되도록 하였다. 또한, 절사 비트 수에 따른 적응 오차보상 방법을 적용함으로써 절사오차가 최소화되도록 하였다. VPM_Gen에 의해 생성되는 승산기 코어는 Xilinx FPGA 보드와 논리분석기를 통하여 그 기능을 검증하였다.

오차범위 분석을 통한 고정길이 modified Booth 곱셈기의 최대오차 감소 (Maximum Error Reduction for Fixed-width Modified Booth Multipliers Based on Error Bound Analysis)

  • 조경주;정진균
    • 대한전자공학회논문지SD
    • /
    • 제42권10호
    • /
    • pp.29-34
    • /
    • 2005
  • 최대 양자화 오차는 W 비트 입력으로부터 W 비트의 곱을 출력하는 고정길이 곱셈기의 성능에 많은 영향을 준다. 본 논문에서는 고정길이 modified Booth 곱셈기의 오차범위를 분석한 후 최대오차를 줄이기 위해 추가해야 하는 칼럼 수를 결정하는 방법을 제안한다. 또한, 오차범위 분석방법이 reduced-width 곱셈기 디자인 시에도 적용할 수 있음을 보인다. 시뮬레이션을 통해 제안한 오차분석 방법이 고정길이 modified Booth 곱셈기의 실제 디자인에 유용하게 사용될 수 있음을 보인다.

고속 디지털 신호처리를 위한 MBA기반 병렬 MAC의 효율적인 구조 (A Efficient Architecture of MBA-based Parallel MAC for High-Speed Digital Signal Processing)

  • 서영호;김동욱
    • 대한전자공학회논문지SD
    • /
    • 제41권7호
    • /
    • pp.53-61
    • /
    • 2004
  • 본 논문에서는 고속의 곱셈-누적 연산을 수행할 수 있는 새로운 MAC(Multiplier- Accumulator)의 구조를 제안하였다. 부분 곱의 생성을 위해서 1의 보수 기반의 고속 Booth 알고리즘(Modified Booth Algorithm, MBA)를 이용하였고 다수의 부분 곱을 더하기 위해서 CSA(Carry Save Adder)를 이용하였다. 부분 곱을 더하는 과정에서 Booth 인코딩 시 이용한 1의 보수 체계를 2의 보수 체계로 보상하고 이전 합과 캐리를 누적하는 연산을 수행하여 고속의 누적 연산이 가능한 구조를 제안한다. 또한 부분 곱의 덧셈에서 하위 비트들을 2 비트 CLA(Carry Look-ahead Adder)를 이용하여 연산함으로써 최종 덧셈기의 입력 비트수를 줄임으로써 전체적인 임계경로를 감소시켰다. 제안된 MAC을 JPEG2000을 위한 DWT (Discrete Wavelet Transform) 필터링 연산에 적용하여 고속의 디지털 신호처리가 가능함을 보였고 기존의 연구와 비교하여 향상된 성능을 보이는 것을 확인하였다.

소형 계수용 및 영상용 감마프로브 시스템의 설계와 성능평가 (Design and Performance Evaluation of Small Size Counting and Imaging Gamma Probe System)

  • 양묘근;곽철은;심용걸;김희중;최용;정준기;이명철;고창순
    • 대한의용생체공학회:의공학회지
    • /
    • 제18권3호
    • /
    • pp.291-299
    • /
    • 1997
  • As a microimaging device detecting gamma rays emitted from small lesions or tumors during operation, the intraoperative surgical probe has been proposed and is now under development. We have designed a multipurpose portable gamma prove system and evaluated the performance both for the absolute counting purpose of residual radioactivities and for the localizing capability of gamma events using the NaI(Tl) crystal and two types of photomultiplier tubes(PMTs). Counting efficiencies in the range of routine clinical use of radiation dose were measured using the assembly of single channel PMTs and 0.5 inch thick NaI(Tl) crystal of 1 inch diameter. The positioning of gamma events for imaging purpose requires the multiple channel PMTs with appropriate positioning electronics. We have designed a simple and reliable positioning circuit based on the concept of modified Anger. In preliminary experiments using the multiple channel PMT of 3 inch diameter and the dim lighth source, we were able to trace and localize the correct position with reduced positioning error by the use of two multiplier/divider chipset and simplified peripherals. The energy resolutions for the counting gamma probe measured as full width at half maximum(FWHM) for Cs-137, F-18, Tc-99m were 12%, 13%, and 36%, respectively. The spatial resolution for the imaging gamma probe measured as FWHM for green LED was 2.9 mm. The results indicate that the currently developing probe is very promising and could be very useful for many applications in nuclear medicine. Future studies will include developing collimators, improving interface hardwares, and evaluating the system with clinical data.

  • PDF