• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.78-85
• /
• 2008

네트워크 SoC 칩을 대상으로 SystemC를 이용한 High-level 설계 방법을 연구하였다. 실제 Verilog RTL 모델과 비교하여 깊이있는 Architecture 구조탐색과 정확한 SystemC 모델 cycle 검증을 토대로 하여 High-level 설계를 강조할 것이다. 대다수 High-level 설계와 접근방법과 다르게, SystemC 모델과 Verilog RTL 모델의 성능을 비교해 보고, SystemC-based platform을 검증하기 위해 On-chip test board 측정 데이터를 이용하였다. 이 논문에서는 High-level 설계기법이 RTL 모델과 같은 정확성을 얻을 수 있을 뿐만 아니라, RTL 모델보다 100배 이상 빠른 시뮬레이션 속도를 달성할 수 있음을 보여 주었다. 그리고, 아키텍처 구조탐색을 통해서 시스템 성능하락의 원인을 파악하고, 대안을 찾아보았다.

• 전자공학회지
• /
• 제29권1호
• /
• pp.66-72
• /
• 2002

VLSI 기술의 발전은 보다 많은 양의 로직을 단일 칩에 집적 가능하게 했고, 이는 System-on-a-chip 시대의 도래를 가능하게 했다. System-on-a-chip을 가능하게 하기 위해서는 많은 종류의 IP (Intellectual Property)가 필요하고, 공정 변환을 쉽게 하기 위해서는 합성이 가능한 RTL 설계가 절실히 요구된다. 본 논문은 이러한 요구에 부응하기 위해서 hard macro 형태의 기존의 IP로 부터 합성 가능한 IP를 자동 생성해 주는 ART(Automatic RTL Translation)로 명명된 기법에 관한 것이다. 제안된 ART 기법을 이용하여 80C52 호환의 8-bit MCU(Micro-controller Unit)의 합성 가능한 RTL model을 자동 생성하였고, 개발된 Soft IP를 이용하여 TCP/IP 전용 MCU를 표함해서 다양한 제품들을 개발하였다.

• 한국터널지하공간학회 논문집
• /
• 제18권3호
• /
• pp.331-339
• /
• 2016

본 연구에서는 터널 및 지하건설현장에서 노무자의 안전을 관리할 수 있는 실시간 위치정보 시스템을 개발하였다. 이 시스템은 다수의 노무자들에 대한 실시간 위치 탐색 및 이동 이력을 확인할 수 있다. 이 시스템은 지하공간에서 다양한 노무자들의 이동 특성을 손쉽게 파악하기 위하여 저전력의 이동이 용이한 시스템으로 구성하였다. RSSI를 이용한 삼각측량으로 위치 인식을 하는 과거의 방법은 매우 큰 오차를 가지는 이유로 가속도계를 이용한 새로운 거리측정 방법 및 보정 방안을 제시하였다. 지하건설현장에서 개발한 시스템을 평가한 결과 움직임이 없는 경우 약 0.2 m 오차를 나타내었고, 움직임이 있는 경우 약 0.4 m의 오차가 발생하였으며, 현장에서 충분히 활용할 만한 결과를 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.285-288
• /
• 2004

In this paper, we present a design and experiment of PCI Express core verification model. The model targeting Endpoint core based on Verilog HDL is designed by newly-emerging SystemC, which is a new C++ class library based system design approach. In the verification model, we designed and implemented a SystemC host system model which acted as Root Complex and device driver dedicated to the PCI Express Endpoint RTL core. The verification process is scheduled by scenarios which are implemented in host model. We show that the model is useful especially for verifying the RTL model which has dependencies on system software.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1157-1160
• /
• 2003

We proposed a study on optimal clock period selection algorithm for low power RTL design. The proposed algorithm use the way of maintaining the throughput by reducing supply voltage after improve the system performance in order to minimize the power consumption. In this paper, it select the low power to use pipeline in the transformation of architecture. Also, the algorithm is important the clock period selection in order to maximize the resource sharing. however, it execute the optimal clock period selection algorithm.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (D)
• /
• pp.424-427
• /
• 2008

최근 산업용 로봇에서부터 청소 로봇과 지능형 서비스 로봇에 이르기까지 주행 기능을 갖고 있지만, 제한된 상황에서의 단순한 주행 기능이 거의 대부분이다. 로봇이 복잡한 환경에서 자율 주행 하기 위해서는 로봇의 위치인식이 되어야 가능하다. 지금까지 많은 기술들이 나와 있지만 비교적 고가의 장비로 구현되어야 한다는 단점을 가지고 있다. 따라서 본 논문에서는 IEEE 802.15.4a 기반에 CSS (Chirp Spread Spectrum) 방식의 RTLS를 로봇 위치추적에 사용함으로 낮은 가격에 로봇의 위치 추적이 가능한 방법을 제안한다. 이를 위해 RTLS 모듈을 제작하였고, 로봇의 위치제어에 사용하였다. RTLS를 적용한 로봇은 비용적인 측면에서 비교적 낮은 가격에 로봇의 현재 위치를 얻을 수 있는 장점을 가지며, 충돌감지 센서와 같은 센서를 통해 간편하게 지도를 작성할 수 있다는 장점이 있다. 또 앞으로 여러 대의 로봇을 동시에 사용하는 환경에서도 각각의 로봇이 위치를 인식하기 위해 드는 비용을 줄임으로 실제 저가의 로봇에 적용 가능할 것이다.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.555-562
• /
• 2008

본 논문에서는 RTL 수준에서의 클록 게이팅을 이용한 실제적인 저전력 설계 기술에 대해서 제안하고자 한다. 상위 수준의 회로 설계자에 의해 시스템의 동작을 분석하여 클록 게이팅을 위한 제어기를 이용하는 것이 가장 효율적인 전력 감소를 가져 온다. 또한 직접적으로 클록 게이팅을 수행하는 것보다는 합성툴이 자연스럽게 게이팅된 클록을 맵핑할 수 있도록 RTL 수준에서 유도하는 것이 바람직하다. RTL 코딩 단계에서부터 저전력이 고려되었다면 처음 코딩단계에서부터 클록을 게이팅 시키고, 만일 고려되지 않았다면 동작을 분석한 후에 대기 동작인 부분에서 클록을 게이팅 한다. 그리고 회로의 동작을 분석한 후에 클록의 게 이팅을 제어하기 위한 제어기를 설계하고 합성 툴에 의해 저전력 회로에 해당하는 netlist를 얻는다. 결과로부터 상위수준의 클록 게이팅에 의해 레지스터의 전력이 922 mW에서 543 mW로 42% 감소한 것을 확인할 수 있다. Power Theater 자체의 synthesizer를 이용하여 netlist로 합성한 후에 전력을 측정했을 경우에는 레지스터의 전력이 322 mW에서 208 mW로 36.5% 감소한 것을 확인할 수 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.92-99
• /
• 2005

본 논문에서는 SystemC를 이용하여 네트웍 SOC에 적용이 가능한 상위 계층 설계 방법을 제안한다. 본 방식은 실제 양산되고 있는 네트웍 SOC를 기준 플랫폼으로 하여 NAT 라우터에서 보다 높은 변환율을 얻기 위한 최적의 하드웨어 계수 결정을 목표로 한다. 네트웍 SOC에 내장된 고속 이더넷 MAC, 전용 I)MA, 시스템 모듈들은 트랜잭션 레벨에서 SystemC를 이용하여 모델링되었다. 고속 이더넷 제어기 모델은 실제 Verilog RTL의 동작을 사이클 단위로 측정한 결과를 토대로 동작이 세부 조정되었다. SystemC 환경의 NAT 변환율은 기준 플랫폼 검증 보드상의 측정 결과와 비교하여 $\pm$10% 이내의 오차를 보였고, RTL 시뮬레이션보다 100배 이상의 속도 이득을 보였다. 본 모델은 NAT 라우터에서 성능 저하의 원인을 찾는 SOC 구조 탐색을 위해 사용될 수 있다.

• International Journal of Aeronautical and Space Sciences
• /
• 제18권4호
• /
• pp.675-687
• /
• 2017

In the aerospace industry, we have produced various models according to operational conditions and the environment after development of the base model is completed. Therefore, when design change is necessary, there are modification and updating costs of the circuit whenever environment variables change. For these reasons, recently, in various fields, system designs that can flexibly respond to changing environmental conditions using field programmable gate arrays (FPGAs) are attracting attention, and the rapidly changing aerospace industry also uses FPGAs to organize the system environment. In this paper, we design the controller area network (CAN) intellectual property (IP) protocol used instead of the avionics protocol that includes ARINC-429 and MIL-STD-1553, which are not suitable for small unmanned aerial vehicle (UAV) systems at the register transistor logic (RTL) level, which does not depend on the FPGA vender, and we verify the performance. Consequentially, a Spartan 6 FPGA model-based system on chip (SoC) including an embedded system is constructed by using the designed CAN communications IP and Xilinx Microblaze, and the configured SoC only recorded an average 32% logic element usage rate in the Spartan 6 FPGA model.

• 한국공간정보시스템학회 논문지
• /
• 제10권4호
• /
• pp.47-58
• /
• 2008

최근 유비쿼터스 컴퓨팅 기술의 발전과 함께 센서 및 RFID에 관련한 정보 인식, 위치 측위와 같은 다양한 유비쿼터스 영역에 대한 관심과 연구가 증대되고 있다. 특히, RFID 태그를 이용해 이동 객체의 위치 및 상태 정보를 제공하는 다양한 RTLS(Real-Time Locating Systems)가 개발됨에 따라 RTLS에서의 데이타 호환성과 상호 운용성을 위한 표준 명세가 필요하게 되었다. 이에, ISO/IEC에서는 RTLS의 데이타 호환성과 상호 운용성을 위해 RTLS 표준 명세를 제시하였다. 본 논문에서는 이동 객체의 데이타 스트림에 대한 효율적인 관리와 검색을 위해 공간 DSMS(Data Stream Management System)기반 RTLS를 설계 및 구현하였다. 공간 DSMS는 Stanford 대학교에서 개발한 STREAM(STanford stREam datA Manager)을 다양한 공간 연산이 가능하도록 확장한 시스템이다. 공간 DSMS 기반 RTLS는 서버와 클라이언트간의 상호 운용성을 위하여 SOAP(Simple Object Access Protocol) 메시지를 사용하며, 클라이언트의 SOAP 메시지를 공간 DSMS의 CQL(Continuous Query Language)로 변환한다. 마지막으로, 공간 DSMS 기반 RTLS를 사원 위치 관리 서비스에 적용해 봄으로써 시스템의 효용성을 입증하였다.