• 반도체디스플레이기술학회지
• /
• 제21권3호
• /
• pp.50-56
• /
• 2022

In order to process a vast amount of data, there is demand for a new system with higher processing speed and lower energy consumption. To prevent 'memory wall' in von Neumann architecture, RRAM, which is a neuromorphic device, has been researched. In this paper, we summarize the features of RRAM and propose the device structure for characteristic improvement. RRAM operates as a synapse device using a change of resistance. In general, the resistance characteristics of RRAM are nonlinear and random. As synapse device, linearity and uniformity improvement of RRAM is important to improve learning recognition rate because high linearity and uniformity characteristics can achieve high recognition rate. There are many method, such as TEL, barrier layer, NC, high oxidation properties, to improve linearity and uniformity. We proposed a new device structure of TiN/Al doped TaO_x/AlO_x/Pt that will achieve high recognition rate. Also, with simulation, we prove that the improved properties show a high learning recognition rate.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.174-179
• /
• 2017

We designed the CMOS analog integrate and fire (I&F) neuron circuit for driving memristor based on resistive-switching random access memory (RRAM). And we fabricated the RRAM device that have $HfO_2$ switching layer using atomic layer deposition (ALD). The RRAM device has gradual set and reset characteristics. By spice modeling of the synaptic device, we performed circuit simulation of synaptic device and CMOS neuron circuit. The neuron circuit consists of a current mirror for spatial integration, a capacitor for temporal integration, two inverters for pulse generation, a refractory part, and finally a feedback part for learning of the RRAM. We emulated the spike-timing-dependent-plasticity (STDP) characteristic that is performed automatically by pre-synaptic pulse and feedback signal of the neuron circuit. By STDP characteristics, the synaptic weight, conductance of the RRAM, is changed without additional control circuit.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.403-404
• /
• 2013

최근 scaling down의 한계에 부딪힌 DRAM과 Flash Memory를 대체하기 위한 차세대 메모리(Next Generation Memory)에 대한 연구가 활발히 진행되고 있다. ITRS (international technology roadmap for semiconductors)에 따르면 PRAM (phase change RAM), RRAM (resistive RAM), STT-MRAM (spin transfer torque magnetic RAM) 등이 차세대 메모리로써 부상하고 있다. 그 중 RRAM은 간단한 구조로 인한 고집적화, 빠른 program/erase 속도 (100~10 ns), 낮은 동작 전압 등의 장점을 갖고 있어 다른 차세대 메모리 중에서도 높은 평가를 받고 있다 [1]. 현재 RRAM은 주로 금속-산화물계(Metal-Oxide) 저항 변화 물질을 기반으로 연구가 활발하게 진행되고 있다. 하지만 근본적으로 공정 과정에서 산소에 의한 오염으로 인해 수율이 낮은 문제를 갖고 있으며, Endurance 및 Retention 등의 신뢰성이 떨어지는 단점이 있다. 따라서, 본 연구진은 산소 오염에 의한 신뢰성 문제를 근본적으로 해결할 수 있는 다양한 금속-질화물(Metal-Nitride) 기반의 저항 변화 물질을 제안해 연구를 진행하고 있으며, 우수한 열적 안정성($>450^{\circ}C$, 높은 종횡비, Cu 확산 방지 역할, 높은 공정 호환성 [2] 등의 장점을 가진 WN 박막을 저항 변화 물질로 사용하여 저항 변화 메모리를 구현하기 위한 연구를 진행하였다. WN 박막은 RF magnetron sputtering 방법을 사용하여 Ar/$N_2$ 가스를 20/30 sccm, 동작 압력 20 mTorr 조건에서 120 nm 의 두께로 증착하였고, E-beam Evaporation 방법을 통하여 Ti 상부 전극을 100 nm 증착하였다. I-V 실험결과, WN 기반의 RRAM은 양전압에서 SET 동작이 일어나며, 음전압에서 RESET 동작을 하는 bipolar 스위칭 특성을 보였으며, 읽기 전압 0.1 V에서 ~1 order의 저항비를 확보하였다. 신뢰성 분석 결과, $10^3$번의 Endurance 특성 및 $10^5$초의 긴 Retention time을 확보할 수 있었다. 또한, 고저항 상태에서는 Space-charge-limited Conduction, 저저항 상태에서는 Ohmic Conduction의 전도 특성을 보임에 따라 저항 변화 메카니즘이 filamentary conduction model로 확인되었다 [3]. 본 연구에서 개발한 WN 기반의 RRAM은 우수한 저항 변화 특성과 함께 높은 재료적 안정성, 그리고 기존 반도체 공정 호환성이 매우 높은 강점을 갖고 있어 핵심적인 차세대 메모리가 될 것으로 기대된다.

• 마이크로전자및패키징학회지
• /
• 제30권4호
• /
• pp.32-43
• /
• 2023

저항 변화 메모리 소자(RRAM)는 저항 변화 특성을 기반으로 빠른 동작 속도, 간단한 소자 구조 및 고집적 구조의 구현을 통해 많은 양의 데이터를 효율적으로 처리할 수 있는 차세대 메모리 소자로 주목받고 있다. RRAM의 작동원리 중 하나로 알려진 interface type의 저항 변화 특성은 forming process를 수반하지 않고 소자 크기를 조절하여 낮은 전류에서 구동이 가능하다는 장점을 갖는다. 그 중에서도 전이 금속 산화물 기반 RRAM 소자의 경우, 정확한 물질의 조성 조절 방법과 소자의 신뢰성 및 안정성과 같은 메모리 특성을 향상시키기 위해 다양한 연구가 진행 중에 있다. 본 논문에서는 이종 원소의 도핑, 다층 박막의 형성, 화학적 조성 조절 및 표면 처리 등의 방법을 이용하여 interface type 저항 변화 특성의 저하를 방지하고 소자 특성을 향상시키기 위한 다양한 방법을 소개하고자 한다. 이를 통해 향상된 저항 변화 특성을 기반으로 한 고효율 차세대 비휘발성 메모리 소자의 구현 가능성을 제시한다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.633-638
• /
• 2022

최근 인간의 뇌를 모방한 스파이킹 뉴럴 네트워크(SNNs)의 뉴로모픽(Neuromorphic) 시스템이 주목을 받고 있다. 뉴로모픽 기술은 인지 응용과 처리 과정에서 속도가 빠르고 전력 소모가 적다는 장점이 있다. SNNs 기반의 저항성 랜덤 엑세스 메모리(RRAM) 은 병렬 연산을 위한 가장 효율적인 구조이며 스파이크 타이밍 종속 가소성(STDP)의 점진적인 스위칭 동작을 수행한다. 시냅스 소자 동작으로서의 RRAM은 저 전력 프로세싱과 다양한 메모리 상태를 표현한다. 하지만, RRAM 소자의 통합은 높은 스위칭 전압 및 전류를 유발하여 높은 전력 소비를 초래한다. RRAM의 동작 전압을 낮추기 위해서는 스위칭 레이어와 금속 전극의 신소재를 개발하는 것이 중요하다. 본 연구에서는 스위칭 전압을 낮추기 위해 전기적, 기계적 특성이 우수한 단일 벽 탄소나노튜브(SWCNTs)를 갖는 (Metal/Al₂O₃/HfO_x/SWCNTs/N+silicon, MOCS)라는 최적화된 새로운 구조를 제안하였다. 따라서 SWCNTs 기반 멤리스터의 점진적인 스위칭 동작 및 저 전력 I/V 곡선의 향상을 보여준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.410-410
• /
• 2013

Next-generation nonvolatile memory (NVM) has attracted increasing attention about emerging NVMs such as ferroelectric random access memory, phase-change random access memory, magnetic random access memory and resistance random access memory (RRAM). Previous studies have demonstrated that RRAM is promising because of its excellent properties, including simple structure, high speed and high density integration. Many research groups have reported a lot of metal oxides as resistive materials like TiO2, NiO, SrTiO3 and ZnO [1]. Among them, the ZnO-based film is one of the most promising materials for RRAM because of its good switching characteristics, reliability and high transparency [2]. However, in many studies about ZnO-based RRAMs, there was a problem to get lower current level for reducing the operating power dissipation and improving the device reliability such an endurance and an retention time of memory devices. Thus in this paper, we investigated that highly reproducible bipolar resistive switching characteristics of W doped ZnO RRAM device and it showed low resistive switching current level and large ON/OFF ratio. This may be caused by the interdiffusion of the W atoms in the ZnO film, whch serves as dopants, and leakage current would rise resulting in the lowering of current level [3]. In this work, a ZnO film and W doped ZnO film were fabricated on a Si substrate using RF magnetron sputtering from ZnO and W targets at room temperature with Ar gas ambient, and compared their current levels. Compared with the conventional ZnO-based RRAM, the W doped ZnO ReRAM device shows the reduction of reset current from ~$10^{-6}$ A to ~$10^{-9}$ A and large ON/OFF ratio of ~$10^3$ along with self-rectifying characteristic as shown in Fig. 1. In addition, we observed good endurance of $10^3$ times and retention time of $10^4$ s in the W doped ZnO ReRAM device. With this advantageous characteristics, W doped ZnO thin film device is a promising candidates for CMOS compatible and high-density RRAM devices.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.268-273
• /
• 2014

The forming, reset and set operation of bipolar resistive random access memory (RRAM) have been predicted by using a finite element (FE) model which includes interface effects. To the best of our knowledge, our bipolar RRAM model is applicable to realistic cell structure optimization because our model is based on the FE method (FEM) unlike precedent models.

• 한국정보통신학회논문지
• /
• 제18권3호
• /
• pp.663-669
• /
• 2014

본 연구에서는 RRAM (Resistive Random Access Memory) 소자의 $HfO_2$ 열처리 온도와 두께에 따라 소자의 전기적 특성을 측정하였다. 제작한 소자는 상부전극이 Pt/Ti(150nm), 하부전극은 Pt(150nm), 산화층 $HfO_2$의 두께는 45nm와 70nm이고, 열처리를 하지 않은 소자와 $500^{\circ}C$, $850^{\circ}C$ 로 열처리를 한 3 종류이다. 온도에 따라 소자의 전기적 성능으로 셋/리셋 전압, 저항변화를 측정하였다. 온도에 따른 기본특성 분석 실험 결과 온도가 증가함에 따라 셋 전압은 감소하고 리셋 전압은 증가하여 감지 여유 폭이 감소하였다. 열처리 온도가 $850^{\circ}C$ 소자가 고온 특성이 가장 우수한 것을 보였다. $HfO_2$ 산화층의 두께 45nm 소자가 70nm 소자보다 감지 여유 폭이 크지만 결함으로 LRS(Low Resistive State)에서 저항이 큰 것으로 측정되었다. $HfO_2$ 산화층 증착 시 결함을 줄일 수 있는 공정조건을 설정하면 초박막의 RRAM 소자를 제작할 수 있을 것으로 기대된다.

• 전기전자학회논문지
• /
• 제28권2호
• /
• pp.234-238
• /
• 2024

본 논문은 낮은 구동 전류 특성과 3차원 적층 구조로 확장시킬 수 있는 장점을 가진 3차원 적층형 이중 팁 RRAM을 CNN 가속기 아키텍처에 접목하는 연구를 수행한 논문이다. 3차원 적층형 이중 팁을 적층 형태의 병렬연결로 시냅스 어레이에 사용하여 멀티-레벨을 구현하였다. 이를 Network-on-chip 형태의 가속기 내에 DAC, ADC, 버퍼 및 레지스터, shift & add 회로 등 다양한 하드웨어 블록들과 함께 구성하여 CNN 가속기에 대한 시뮬레이션을 수행하였다. 시냅스 가중치와 활성화 함수의 양자화는 16-bit으로 가정하였다. 해당 가속기 아키텍처를 위한 병렬 파이프라인을 통해 CNN 연산을 시뮬레이션한 결과, 연산효율은 약 370 GOPs/W를 달성하였으며, 양자화에 의한 정확도 열화는 3 % 이내가 되는 결과를 나타냈다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2007년도 추계학술발표대회 및
• /
• pp.63.2-63.2
• /
• 2007