• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04b
• /
• pp.427-429
• /
• 2002

본 연구에서는 상태도를 평탄화 하는 대신에, 띠러 기계가 동시에 수행하는 병행 기계로 상태도를 표현한 후 ROBDD를 이 용하여 상태도의 동치 여 부를 기호적으로 검사하고자 한다. 상태도가 기능적으로 동치라는 것은, 두 상태도는 같은 함수를 구현하고 있다는 것과 같다. 이 것은 로든 입력 이벤트에 대하여 두 상태도의 반응이 항상동일 한지를 판정함으로써 가능하다. 즉 상태도의 동치 검사는, 입력 이벤트가 같은 상태들의 집합이 모든 입력 에 대 해서 출력 이 같은 상태들인가라는 문제로 축소된다.

• The KIPS Transactions:PartA
• /
• v.8A no.1
• /
• pp.48-55
• /
• 2001

Using BDD, we can represent Boolean functions uniquely and compactly, Hence, BDD have become widely used for CAD applications, such as logic synthesis, formal verification, and etc. The size of the BDD representation for a function is very sensitive to the choice of orderings on the input variables. Therefore, it is very important to find a good variable ordering which minimize the size of the BDD. Since finding an optimal ordering is NP-complete, several heuristic algorithms have been proposed to find good variable orderings. In this paper, we propose a variable ordering algorithm based on the $\mu$O(microcanonical optimization). $\mu$O consists of two distinct procedures that are alternately applied : Initialization and Sampling. The initialization phase is to executes a fast local search, the sampling phase leaves the local optimum obtained in the previous initialization while remaining close to that area of search space. The proposed algorithm has been experimented on well known benchmark circuits and shows superior performance compared to a algorithm based on simulated annealing.