• 제목/요약/키워드: RF-CMOS

검색결과 345건 처리시간 0.023초

Low-Power Direct Conversion Transceiver for 915 MHz Band IEEE 802.15.4b Standard Based on 0.18 ${\mu}m$ CMOS Technology

  • Nguyen, Trung-Kien;Le, Viet-Hoang;Duong, Quoc-Hoang;Han, Seok-Kyun;Lee, Sang-Gug;Seong, Nak-Seon;Kim, Nae-Soo;Pyo, Cheol-Sig
    • ETRI Journal
    • /
    • 제30권1호
    • /
    • pp.33-46
    • /
    • 2008
  • This paper presents the experimental results of a low-power low-cost RF transceiver for the 915 MHz band IEEE 802.15.4b standard. Low power and low cost are achieved by optimizing the transceiver architecture and circuit design techniques. The proposed transceiver shares the analog baseband section for both receive and transmit modes to reduce the silicon area. The RF transceiver consumes 11.2 mA in receive mode and 22.5 mA in transmit mode under a supply voltage of 1.8 V, in which 5 mA of quadrature voltage controlled oscillator is included. The proposed transceiver is implemented in a 0.18 ${\mu}m$ CMOS process and occupies 10 $mm^2$ of silicon area.

  • PDF

무선 홈 네트워크용 CMOS 베이스밴드 아날로그 수신단의 설계 (Design of a CMOS Base-Band Analog Receiver for Wireless Home Network)

  • 최기원;송민규
    • 대한전자공학회논문지SD
    • /
    • 제40권2호
    • /
    • pp.111-116
    • /
    • 2003
  • 본 논문에서는 CMOS로 구현된 무선 홈 네트워크용 Base-Band Analog 수신단을 제안하였다. 제안된 수신단은 길버트 셀 형태의 믹서, Gm-C 형태의 Elliptic 6차 저역통과 필터, 그리고 6-bit A/D 변환기로 구성되어 있다. 제안한 수신단은 CMOS RF 단을 거친 작은 전력의 200㎒의 아날로그 신호와 PLL에서 나오는 큰 전력의 199㎒ 국부 발진 신호가 믹서에 인가되어 Base Band 신호를 생성해 낸다 이 신호는 낮은 주파수로부터 높은 주파수가지 분포되어 있는데 저역통과 필터를 거쳐 1㎒의 Base-Band 신호만을 추출해낸다. 이 1㎒의 신호는 다시 6-bit A/D 변환기를 거쳐 6-bit 디지털 code를 생성하여 DSP(Digital Signal Processing) 블록과 연결된다. 제작된 수신단은 0.25㎛ 1-poly 5-metal n-well CMOS 공정으로 제작되었으므로 유효 칩 면적은 200㎛ × 1400㎛ 이고, 2.5V의 전원전압에서 130㎽ 전력 소모를 나타내었다.

RF Front End의 결함 검출을 위한 새로운 온 칩 RF BIST 구조 및 회로 설계 (New On-Chip RF BIST(Built-In Self Test) Scheme and Circuit Design for Defect Detection of RF Front End)

  • 류지열;노석호
    • 한국정보통신학회논문지
    • /
    • 제8권2호
    • /
    • pp.449-455
    • /
    • 2004
  • 본 논문에서는 입력 정합(input matching) BIST(Built-In Self-Test, 자체내부검사) 회로를 이용한 RF front end(고주파 전단부)의 새로운 결함 검사방법을 제안한다. 자체내부검사 회로를 가진 고주파 전단부는 1.8GHz LNA(Low Noise Amplifier, 저 잡음 증폭기)와 이중 대칭 구조의 Gilbert 셀 믹서로 구성되어 있으며, TSMC 40.25{\mu}m$ CMOS 기술을 이용하여 설계되었다. catastrophic 결함(거폭 결함) 및 parametric 변동 (미세 결함)을 가진 고주파 전단부와 결함을 갖지 않은 고주파 전단부를 판별하기 위해 고주파 전단부의 입력 전압특성을 조사하였다. 본 검사방법에서는 DUT(Device Under Test, 검사대상이 되는 소자)와 자체내부검사회로가 동일한 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다.

Design of a High Dynamic-Range RF ASIC for Anti-jamming GNSS Receiver

  • Kim, Heung-Su;Kim, Byeong-Gyun;Moon, Sung-Wook;Kim, Se-Hwan;Jung, Seung Hwan;Kim, Sang Gyun;Eo, Yun Seong
    • Journal of Positioning, Navigation, and Timing
    • /
    • 제4권3호
    • /
    • pp.115-122
    • /
    • 2015
  • Global Positioning System (GPS) is used in various fields such as communications systems, transportation systems, e-commerce, power plant systems, and up to various military weapons systems recently. However, GPS receiver is vulnerable to jamming signals as the GPS signals come from the satellites located at approximately 20,000 km above the earth. For this reason, various anti-jamming techniques have been developed for military application systems especially and it is also required for commercial application systems nowadays. In this paper, we proposed a dual-channel Global Navigation Satellite System (GNSS) RF ASIC for digital pre-correlation anti-jam technique. It not only covers all GNSS frequency bands, but is integrated low-gain/attenuation mode in low-noise amplifier (LNA) without influencing in/out matching and 14-bit analogdigital converter (ADC) to have a high dynamic range. With the aid of digital processing, jamming to signal ratio is improved to 77 dB from 42 dB with proposed receiver. RF ASIC for anti-jam is fabricated on a 0.18-μm complementary metal-oxide semiconductor (CMOS) technology and consumes 1.16 W with 2.1 V (low-dropout; LDO) power supply. And the performance is evaluated by a kind of test hardware using the designed RF ASIC.

RF PLL용 26GHz 가변 정수형 주파수분할기의 설계 (Design of 26GHz Variable-N Frequency Divider for RF PLL)

  • 김호길;채상훈
    • 전자공학회논문지
    • /
    • 제49권9호
    • /
    • pp.270-275
    • /
    • 2012
  • MBOA 등 UWB 시스템에 적용하기 위한 RF PLL용 가변 정수형 주파수분할기를 $0.13{\mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 주파수 분할기 단위요소를 수퍼 다이나믹 회로를 사용하여 설계하였으며, 가변 정수 분할비를 얻기 위하여 MOSFET 스위치를 사용하였다. 또한 다이나믹 회로가 갖고 있는 주파수 대역의 제한 문제를 해결하기 위하여 주파수 분할기 단위요소 회로에 사용하는 부하저항의 크기를 변경하는 방법을 적용하였다. 설계된 회로에 대하여 시뮬레이션해 본 결과 동작 주파수 범위는 5~26GHz 범위로서 빠르고 넓은 주파수 대역의 동작 특성을 보였다.

RF PLL용 프로그램 가능한 14GHz 주파수분할기의 설계 (Design of Programmable 14GHz Frequency Divider for RF PLL)

  • 강호용;채상훈
    • 대한전자공학회논문지SD
    • /
    • 제48권1호
    • /
    • pp.56-61
    • /
    • 2011
  • MBOA 등 UWB 시스템에 적용하기 위한 프로그램 가능한 RF PLL용 주파수분할기를 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 주파수 분할기 단위요소를 수퍼다이나믹 회로를 사용하여 설계하였으며, 프로그램 가능한 분할비를 얻기 위하여 스위치 단을 사용하였다. 또한 다이나믹 회로가 갖고 있는 주파수 대역의 제한 문제를 해결하기 위하여 주파수 분할기 단위요소 회로에 사용하는 부하저항의 크기를 변경하는 방법을 사용하였다. 설계된 회로에 대하여 시뮬레이션 해 본 결과 동작 주파수 범위는 1~14GHz 범위로서 빠르고 넓은 주파수 대역의 동작 특성을 보였다.

1.8GHz 고주파 전단부의 결함 검사를 위한 새로운 BIST 회로 (A New Fault-Based Built-In Self-Test Scheme for 1.8GHz RF Front-End)

  • 류지열;노석호
    • 대한전자공학회논문지TC
    • /
    • 제42권6호
    • /
    • pp.1-8
    • /
    • 2005
  • 본 논문에서는 1.8GHz 고주파 수신기 전단부의 결함 검사를 위한 새로운 저가의 BIST 회로(자체내부검사회로) 및 설계기술을 제안한다. 이 기술은 입력 임피던스 매칭 측정 방법을 이용한다. BIST 블록과 고주파 수신기의 전단부는 0.25m CMOS 기술을 이용하여 단일 칩 위에 설계되었다. 이 기술은 측정이 간단하고 비용이 저렴하며, BIST 회로가 차지하는 면적은 고주파 전단부가 차지하는 전체면적의 약 $10\%$에 불과하다.

A Single Transistor-Level Direct-Conversion Mixer for Low-Voltage Low-Power Multi-band Radios

  • Choi, Byoung-Gun;Hyun, Seok-Bong;Tak, Geum-Young;Lee, Hee-Tae;Park, Seong-Su;Park, Chul-Soon
    • ETRI Journal
    • /
    • 제27권5호
    • /
    • pp.579-584
    • /
    • 2005
  • A CMOS direct-conversion mixer with a single transistor-level topology is proposed in this paper. Since the single transistor-level topology needs smaller supply voltage than the conventional Gilbert-cell topology, the proposed mixer structure is suitable for a low power and highly integrated RF system-on-a-chip (SoC). The proposed direct-conversion mixer is designed for the multi-band ultra-wideband (UWB) system covering from 3 to 7 GHz. The conversion gain and input P1dB of the mixer are about 3 dB and -10 dBm, respectively, with multi-band RF signals. The mixer consumes 4.3 mA under a 1.8 V supply voltage.

  • PDF

RF CMOS 소자 내부 등가회로 파라미터의 게이트길이에 대한 종속성 (Gate Length Dependence of Intrinsic Equivalent Circuit Parameters for RF CMOS Devices)

  • 최문성;이용택;이성현
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
    • /
    • pp.505-508
    • /
    • 2004
  • Gate length dependent data of intrinsic MOSFET equivalent circuit parameters are extracted using a direct extraction technique based on simple 2-port parameter equations. The relatively scalable data with respect to gate length are obtained. These data are verified to be acrurate by observing good correspondence between modeled and measured S-parameters up to 30GHz. These data will be helpful to construct RF scalable MOSFET model.

  • PDF

$0.18-{\mu}m$ CMOS 공정으로 제작된 UHF 대역 수동형 온도 센서 태그 칩 (A UHF-band Passive Temperature Sensor Tag Chip Fabricated in $0.18-{\mu}m$ CMOS Process)

  • 파함 듀이 동;황상현;정진용;이종욱
    • 대한전자공학회논문지SD
    • /
    • 제45권10호
    • /
    • pp.45-52
    • /
    • 2008
  • 본 논문에서는 무선으로 전력과 데이터를 받는 온서 센서 태그 칩을 $0.18-{\mu}m$ CMOS공정으로 제작하였다. 태그 칩 구동에 필요한 전력은 쇼트키 다이오드로 구성된 전압체배기를 이용하여 리더로부터 받는 UHF 대역 (900 MHz) RF 신호를 이용하여 발생시킨다. 태그 칩이 위치한 부분의 온도는 sub-threshold 모드에서 동작하는 새로운 저전력 온도-전압 변환기를 이용하여 측정되고, 이 아날로그 전압은 8-bit 아날로그-디지털 변환기를 통해 디지털 데이터로 표시된다. ASK 복조기와 간단한 디지털 회로로 구성된 회로 블록을 이용해 여러 태그 칩 중에 단일 칩을 선택할 수 있는 식별자 정보를 인식할 수 있다. 제작된 온도 센서는 주변 환경 온도 $20^{\circ}C$ to $100^{\circ}C$ 사이의 온도를 측정한 결과, $0.64^{\circ}C/LSB$의 해상도를 나타내었다. 온도 센서 구동에 필요한 입력 전력은 -11 dBm이었고, 온도 오차는 최대 $0.5^{\circ}C$, 칩 면적은 $1.1{\times}0.34mm^2$, 동작주파수는 100 kHz, 전력소모는 64 ${\mu}W$, 변환율은 12.5 k-samples/sec을 가진다.