• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 B
• /
• pp.939-942
• /
• 2002

본문의 내용은 영구자석을 사용한 단상 브러시리스 모타의 구동을 위한 H-Brdige 구동회로에 적용된 전류제어 회로에 관한 실험결과이다. 부하전류가 목표치 이상인 경우 enable 를 차단하면 순간적으로 센서저항의 전위가 0 으로 되고 이로인해 다시 순간적으로 스위칭이 이루어 지므로 매우 빠른 주기로 스위칭을 반복한다. 이 문제점을 해결하기 위하여 래칭회로를 필요로 하는데, 본 제안에서는 두 개의 NAND GATE 와 하나의 NOT GATE, 그리고 RC network 를 조합하여 LIP-FLOP 과 시지연을 이루는 방법을 실현하였다. 이와 같은 전류제어회로는 constant off time 의 특성을 가지는데, 일반적으로 사용되는 PWM 제어회로에 비하여 매우 단순하면서도, 저항부하 및 모타부하에 대해 공히 능동적으로 작동함을 입증하고 있다. 본문에서는 제안된 전류제한회로의 구조와 H-bridge 구동모드, 그리고 전기적 특성에 대한 연구결과를 설명한다.

• 한국전자통신학회논문지
• /
• 제8권1호
• /
• pp.99-104
• /
• 2013

소형화된 고기능성 휴대용 전자기기의 수요 급증에 따라 기존에 사용되던 수평구조의 2차원 회로의 크기를 줄이는 것은, 전기 배선의 신호지연 증가로 한계에 도달했다. 이러한 문제를 해결하기 위해 회로들을 수직으로 적층한 뒤, 수평구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 집적 회로 적층기술이 새롭게 제안되었다. 본 연구에서는 차세대 반도체 소자의 회로 집적도를 비약적으로 증가시킬 수 있고, 현재 문제점으로 대두 되고 있는 선로의 증가, 소비전력, 소자의 소형화, 다기능 회로 문제를 동시에 해결 할 수 있는 3차원 구조를 갖는 회로소자에 대한 특성을 연구하였다.

• 조명전기설비학회논문지
• /
• 제26권6호
• /
• pp.87-93
• /
• 2012

In this paper, we propose an analog-to-digital converter to set the address of a I2C slave chip. The proposed scheme converts a fixed voltage between 0 and VDD to the digital value which can be used as the address of the slave chip. The rising time and the falling time are measured with digital counter in a serially connected RC circuit, while the circuit is being charged and discharged with the voltage to be measured. The ratio of the two measured values is used to get the corresponding digital value. This scheme gives a strong point which is to be implementable all the parts except comparator using digital logic. Although the method utilizes RC circuit, it has no relation with the RC value if the quantization error is disregarded. Experimental result shows that the proposed scheme gives 32-level resolution thus it can be used to configure the address of the I2C slave chip.

• 한국정보통신학회논문지
• /
• 제16권3호
• /
• pp.565-570
• /
• 2012

본 논문은 LTE-Advanced 시스템을 위한 멀티채널을 선택할 수 있는 저역통과 필터를 제안한다. 제안하는 저역통과 필터는 5 MHz, 10 MHz, 그리고 40 MHz의 3가지 모드의 차단주파수를 제공하며 Active-RC 5차 Chebyshev 구조로 설계되었다. 저전력을 확보하면서 40 MHz의 높은 차단 주파수를 확보하기 위해서 부성 저항을 가지는 PMOS Cross-Connection Load를 사용한 연산증폭기를 필터에 적용하였다. 더불어 공정, 전압, 그리고 온도에 의한 각각의 차단주파수 변화에 대응할 수 있도록 각각 3-bit 제어 가능한 튜닝회로를 추가하였다. 제안하는 필터는 0.13-${\mu}m$ CMOS 공정을 사용하여 설계하였으며 1.2 V 전압에서 총 20.9 mW 전력을 소모한다.

• 한국통신학회논문지
• /
• 제13권4호
• /
• pp.322-331
• /
• 1988

본 논문에서는 고차 inverse Chebyshev 함수를 이용하여 능동 RC필터로 설계할 때 최대 동적범위를 갖고, 감도가 낮은 종속연결법으로 실현하는 방법을 제시하였다. 이때, 최대 동적범위를 만족시키도록 평탄행렬에 의한 최적 극점-영점 결합과 종속 연결순서 및 이득 분배에 대한 알고리즘을 제시하였으며, 능동 RC 회로의 단점인 감도 문제를 향상시키기 위하여 부 궤환을 갖는 2차 블록과 1차 블록을 설계하였다. 제시된 설계 방법을 이용하여 규준화된 7차 inverse Chebyshev함수의 능동 RC저역통과 필터를 설계한 결과 주어진 설계 명세조건과 일치함을 보였다.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.75-84
• /
• 2001

오늘날 집적회로의 집적도가 증가되고 있기 때문에 회로 소자는 기생성분의 영향을 최소화하고 회로의 성능을 감소시키는 요인을 최소화하도록 설계되어야 한다. 그래서 칩을 제작하기 전에 레이아웃으로부터 추출한 회로가 정확한가를 검증하고 시뮬레이션으로 추출된 회로가 설계사양을 만족하는지를 확인해야 한다. 본 논문에서는 스택 구조의 MOSFET의 기하학적인 파라미터와 레이아웃 배선 블록의 분산 RC를 추출할 수 있는 새로운 블록 분할 기법을 제안한다. 폴디드 캐스코드 CMOS 연산 증폭기의 레이아웃에 이 기법을 작용하여 회로를 추출하고, Hspice로 시뮬레이션을 수행하여 전기적 연결관계와 이들 소자의 영향을 검증하였다.

• 한국통신학회논문지
• /
• 제18권8호
• /
• pp.1159-1168
• /
• 1993

스윗치드-캐패시터 적분기(SCI)는 스욋치드-캐패시터 필터(SCF)를 구성하기 위한 기본 블럭이다. SCI에 사용된 op-amp의 유한이득과 유한대역폭으로 인하여 발생되는 오차때문에 많은 SCF가 사용에 제한을 받는다. 물론 능동 RC 필터를 위한 여러가지 보상법을 직접적으로 SCF에 적용시킬 수는 있지만, 이 방법은 필터 응답에 미치는 op-amp의 동특성에 대한 영향을 해석하는데는 적합치 않다. Op-amp의 유한이득에 의한 영향은 능동 RC필터와 유사하지만 유한 대역폭에 의한 영향은 SCF가 더욱 견실성이 있다. 본 논문에서는 SCI에 사용된 Op-amp의 유한 이득과 대역폭으로 인한 오차를 고찰하고 버퍼회로를 이용하여 이를 보상할 수 있는 간단하고 효과적 인 방법을 제시한다.

• 한국통신학회논문지
• /
• 제18권2호
• /
• pp.184-191
• /
• 1993

최근 MOS 공정기술로 집적화된 연속시간 필터 연구가 주목을 받고 있다. 본 논문에서는 차단주파수 3,400Hz를 갖는 연속시간 5차 타원 저역통과 MOSFET-C 필터를 실현하기 위하여, 먼저 각 블록을 동조할 수 있는 종속연결법으로 능동 RC 필터를 설계하였다. 그리고 능동 RC 회로의 저항들을 triode 영역에서 작동하는 NMOS depletion mode 트랜지스터 선형저항으로 실현하였다. 이러한 연속시간 MOSFET-C 필터는 스윗치드 커패시터 필터에 비하여 구조가 간단하여 칩의 면적을 줄일 수 있다. 설계된 MOSFET-C 필터 특성을 PSPICE 프로그램으로 시뮬레이션 하였다.

• 대한전자공학회논문지
• /
• 제12권5호
• /
• pp.19-24
• /
• 1975

불균일분포 RC소자와 집중 RC소자를 병용한 간단한 회로구성에 의하여 구동점임피치던스가 일정편각 θo을 값도록 실현하는 문제를 고찰하였다. 분포소자의 형상과 집중소자의 값을 조직적으로 변화시키면서 오차를 최소로 하는 최적설계법을 적용하였다. 그 결과 θo=30°, -60°의 경우에는 주파수가 1 : 100의 범위에서 편각오차 2.5° 내외의 것을, 또 θo=-45°의 경우에는 어떤 낮은 주파수이상의 전주파수범위에서 매우 평저한 주파수 특성을 얻을 수 있었다. The problem of realizing a driving-Point impedance, the argument, θo, of which is as constant as possible over a given frequency reange was considered. An optimal design technique was applied by varying systematically the shape of the distributed element and the parameter values of the lumped elements. As a result it was possible to make the argument over two decades of frequencies within-2.5° for θo=- 30° and -60° and very flat above a certain frequency for θo=-45°.

• 한국항행학회논문지
• /
• 제24권4호
• /
• pp.299-304
• /
• 2020

본 논문은 평면형 구조를 갖는 원형 부채꼴 모양의 전력 분배기-결합기 설계에 대한 것이다. 이 구조는 직렬형으로 구성할 수 있으며 원형 부채꼴 모양으로 인하여 간단한 회로 구성과 출력의 크기와 위상 발란스 특성을 개선할 수 있으며, 이것은 단순한 입력 정합회로를 갖고 있으며 출력 포트 사이에 RC 병렬 회로를 삽입하여 출력의 반사계수와 고립도를 개선하였다. 설계된 분배기와 결합기는 구조적으로 부채꼴 모양의 대칭적으로 설계되었기 때문에 출력 포트를 2개 또는 4개로 구성하였을 때 출력 사이의 크기 발란스 ± 0.1 dB 와 위상 발란스 ± 1o를 갖는 우수한 특성을 갖고 있다. 이러한 전기적 특성을 확인하기 위해서 동작주파수 2 GHz에서 제작된 평면형 전력 분배기-결합기는 시뮬레이션과 특성이 잘 일치함을 확인하였다.