• 제목/요약/키워드: RAM-D

검색결과 323건 처리시간 0.033초

Integration Process and Reliability for $SrBi_2$ $Ta_2O_9$-based Ferroelectric Memories

  • Yang, B.;Lee, S.S.;Kang, Y.M.;Noh, K.H.;Hong, S.K.;Oh, S.H.;Kang, E.Y.;Lee, S.W.;Kim, J.G.;Shu, C.W.;Seong, J.W.;Lee, C.G.;Kang, N.S.;Park, Y.J.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제1권3호
    • /
    • pp.141-157
    • /
    • 2001
  • Highly reliable packaged 64kbit ferroelectric memories with $0.8{\;}\mu\textrm{m}$ CMOS ensuring ten-year retention and imprint at 125^{\circ}C$ have been successfully developed. These superior reliabilities have resulted from steady integration schemes free from the degradation, due to layer stress and attacks of process impurities. The resent results of research and development for ferroelectric memories at Hynix Semiconductor Inc. are summarized in this invited paper.

  • PDF

기동장비 RAM-D 설계목표 할당 모델 (Allocation Model of RAM-B Design Goal for Vehicle System)

  • 한상철;김대용
    • 한국신뢰성학회:학술대회논문집
    • /
    • 한국신뢰성학회 2001년도 정기학술대회
    • /
    • pp.513-520
    • /
    • 2001
  • 신규개발장비에 대하여 사용자가 제시한 RAM-D 요구조건을 만족하기 위한 하부 체계의 RAM-D 설계목표 설정 절차 및 방법에 대하여 기동무기체계의 대표적 장비인 전차를 대상으로 연구하여 RAM-D 요소별 할당 모델을 개발하였다.

  • PDF

FeRAM Technology for System on a Chip

  • Kang, Hee-Bok;Jeong, Dong-Yun;Lom, Jae-Hyoung;Oh, Sang-Hyun;Lee, Seaung-Suk;Hong, Suk-Kyoung;Kim, Sung-Sik;Park, Young-Jin;Chung, Jin-Young
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제2권2호
    • /
    • pp.111-124
    • /
    • 2002
  • The ferroelectric RAM (FeRAM) has a great advantage for a system on a chip (SOC) and mobile product memory, since FeRAM not only supports non-volatility but also delivers a fast memory access similar to that of DRAM and SRAM. This work develops at three levels: 1) low voltage operation with boost voltage control of bitline and plateline, 2) reducing bitline capacitance with multiple divided sub cell array, and 3) increasing chip performance with write operation sharing both active and precharge time period. The key techniques are implemented on the proposed hierarchy bitline scheme with proposed hybrid-bitline and high voltage boost control. The test chip and simulation results show the performance of sub-1.5 voltage operation with single step pumping voltage and self-boost control in a cell array block of 1024 ($64{\;}{\times}{\;}16$) rows and 64 columns.

기동장비 RAM-D 요구조건 설정 (Determination of RAM-D Requirement for Vehicle System)

  • 한상철;서준모
    • 한국신뢰성학회:학술대회논문집
    • /
    • 한국신뢰성학회 2001년도 정기학술대회
    • /
    • pp.503-511
    • /
    • 2001
  • 신규 개발되는 기동장비의 RAM-D 요구조건 설정방법에 관하여 기동 무기체계의 대표적 장비인 전차를 대상으로 연구하였으며, 사용자의 장비운용에 대한 요구 가용 능력 및 운용유지 조건을 고려한 RAM-D 요구조건 설정절차 및 분석 모델을 개발하였다.

  • PDF

RF 스텔스 효과를 위한 밀리미터 RAM 개발 (Development of RAM in Millimeter Wave Range for RF Stealth)

  • 최창묵;임봉택;고광섭
    • 한국정보통신학회논문지
    • /
    • 제13권6호
    • /
    • pp.1241-1246
    • /
    • 2009
  • 본 논문은 상대방으로부터 탐지를 최소화시키는 스텔스 기술을 분석하고, 대부분의 레이더 반사 단면적 감소는 형상화로부터 기인되며, 특별한 부위에는 RAM을 이용하여 최소화 시키는 것을 확인하였다. 따라서 RF 스텔스를 위한 밀리미터파 대역의 레이더 반사 단면적을 최소화시키는 측면에서 94 GHz에서 전파흡수량 17 dB로 98 %를 흡수하는 RAM을 설계 및 제작하였다. 결과적으로 개발된 RAM을 플랫폼에 적용시 상대방으로부터 레이더 탐지거리를 62 % 축소시키는 효과를 얻을 수 있다.

RF 스텔스를 위한 밀리미터 RAM 개발 (Development of RAM in Millimeter Wave Range for RF Stealth)

  • 최창묵;임봉택;고광섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 춘계학술대회
    • /
    • pp.555-558
    • /
    • 2009
  • 본 논문은 상대방으로부터 탐지를 최소화시키는 스텔스 기술을 분석하고, 대부분의 레이더 반사 단면적 감소는 형상화로부터 기인되며, 특별한 부위에는 RAM을 이용하여 최소화 시키는 것을 확인하였다. 따라서 RF 스텔스를 위한 밀리미터파 대역의 레이더 반사 단면적을 최소화시키는 측면에서 94 GHz에서 전파흡수량 17 dB로 98 %를 흡수하는 RAM을 설계 및 제작하였다. 결과적으로 개발된 RAM을 플랫폼에 적용시 상대방으로부터 레이더 탐지거리를 62 % 축소시키는 효과를 얻을 수 있다.

  • PDF

2·3차원 준연계 모형을 이용한 남강댐 하류부 흐름 및 BOD 수송 해석 (Analysis of Flow and BOD Transport at the Downstream of Nam River Dam Using 2-D and 3-D Semi-coupled Models)

  • 김지훈;송창근;김영도;서일원
    • 한국수자원학회논문집
    • /
    • 제45권3호
    • /
    • pp.331-347
    • /
    • 2012
  • 남강댐 하류는 부산 경남의 수자원 장기 계획에 중요한 지역이므로 지속가능한 지표수 관리 및 오염원 제어를 위해 흐름 및 수질 해석이 필요하다. 따라서 본 연구에서는 2차원 수질모형인 RAM4와 3차원 수질모형인 WASP을 각각 수리모형인 RAM2 및 EFDC모형과 연계하여 2 3차원 준연계 모형을 이용한 남강댐 하류에서의 수리 및 수질을 해석하였다. 2차원 흐름해석 모형인 RAM2 적용 결과 만곡부 5개 횡단 측선에서의 유속의 증감경향이 ADCP 실측값과 잘 일치하였으며, 3차원 모형인 EFDC와 유속 분포 및 보 월류 유속이 유사하였다. 또한 정상상태 도달 후의 RAM2-RAM4 연계모의에 의한 BOD 농도와 EFDC-WASP 연계모의에 의한 BOD 농도장이 모의영역 전반에 걸쳐 유사하게 나타났다. 남강댐 하류부의 경우 수리 및 수질이 남강댐 방류량에 크게 좌우되며 남강댐의 수량은 하류부의 수질 및 연안 어업환경에 큰 영향을 미치므로 향후 이에 대한 정량적 분석 시 계산의 효율성 및 모형의 적용성 측면에서 2차원 준연계 모형을 적용하는 것이 바람직한 것으로 판단된다.

복소유전률 측정장치의 연구개발 - 컴퓨터제어 복소유전률 측정장치 - (A study on the computer-controlled measuring device of complex dielectric constant)

  • 남징락;엄상오;강대하
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1993년도 하계학술대회 논문집 B
    • /
    • pp.1206-1208
    • /
    • 1993
  • This paper is to study and realize a measuring device for complex dielectric constants. The device is consisted in order of interface unit, external RAM, programmable counter, D/A converter, measuring circuit, Sample & Hold circuit, A/D converter and related control circuits. Various excitation waves are digitalized and sent to the 4096 static RAM by personal computer. These data saved in the RAM are converted to analog excitation waves through D/A converter. The frequency of excitation wave is depend on the read-out speed of the RAM according to clock pulses. Such generated waves are applied to dielectrics under test and their responses are sampled and converted to digital data through A/D converter. The computer takes the digital data and calculates finally the complex dielectric constants. The frequencies for Measurement ranges from 0.04 Hz to 10 kHz.

  • PDF

PoRAM의 특성을 고려한 행 디코더 설계 및 시뮬레이션 (A Row Decoder Design and Simulation Considering The Characteristics of PoRAM)

  • 박유진;김정하;조자영;이상선
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.659-660
    • /
    • 2006
  • The low crosstalk row-decoder is studied for PoRAM applications. Because polymer-based memories can be more densely integrated than established silicon-based ones, PoRAM is highly sensitive for the crosstalk problem. To overcome the problem and to suggest the suitable decoder for PoRAM, this paper shows the comparison of the row-path characteristics for both the 2-stage dynamic logic decoder and the 2-stage static logic decoder. Moreover, to suppress the Glitch effect which is observed by using the static logic decoder, the Master-Slave(M/S) D-Flip/Flop(D-F/F) is applied as a deglitch. Finally, the improved output result of the 2-stage static logic decoder with the M/S D-F/F is shown..

  • PDF