• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.178-185
• /
• 2020

본 논문에서는 미래 LAN 기반 디지털 변전소 보호를 위하여 정밀 시각동기 기반 동기 샘플링 구조를 적용한 계통 구성 IED(Intelligent Electronic Device)의 HW/SW 플랫폼을 제안하였다. 제안한 플랫폼은 전력계통 자동화를 위한 표준인 IEC 61850 프로토콜 및 IED 간 정밀 시각동기를 위한 IEEE 1588 Precision time protocol 통합 소프트웨어가 적용되었으며, Synchronized reference signal을 이용한 IED 간 동기 샘플링 구조를 적용하였다. 이는 미래 IEC 61850 기반 디지털 변전소에 적용될 네트워크 기반 데이터 송수신 환경에서 IED 간 동기 측정된 계전 데이터를 제공하게 함으로써, 네트워크 기반 분산 측정 데이터를 이용한 새로운 보호 및 제어방식을 적용할 수 있는 토대를 제공할 것으로 기대된다. 제시한 플랫폼 기술의 타당성 및 성능을 측정하기 위하여 TMDXIDK572 멀티코어/멀티프로세서 EVM(Evaluation Module)을 기반으로 구현하였으며, 성능 시험 환경을 구성하여 제시한 플랫폼의 시각동기 성능 및 동기 샘플링 기능의 동작을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.257-260
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소비가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.

• 한국컴퓨터정보학회논문지
• /
• 제18권2호
• /
• pp.31-39
• /
• 2013

본 논문에서는 멀티코어 프로세서에서 단일 실시간 병렬 작업의 데드라인을 만족하면서 전력 소모량의 확률적 기대 값을 최소화하는 스케쥴링 기법을 제안하였다. 제안된 기법에서는 단일 작업을 여러 개의 코어들 상에서 동시에 수행하는 병렬 처리 기법을 적용하였고, 전체 코어들 중에서 일부의 코어들만을 사용하고 나머지 코어들의 전원을 소등하여 전력 소모량을 줄였다. 또한 한정된 개수의 이산적 클락 주파수 값들을 가지는 DVFS 기반 멀티코어 프로세서에 대해서, 확률적 계산량 모델을 가진 실시간 병렬 작업의 데드라인을 만족하면서 전력 소모량의 확률적 기대 값을 최소화함을 수학적으로 증명하였다. 성능평가 실험에서, 제안된 기법이 기존 방법의 전력소모량을 최대 81%까지 감소시킴을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.33-43
• /
• 2002

차세대 블록 암호 표준인 AES (Advanced Encryption Standard Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 ${\cdot}$ 복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000 개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.

• 한국음향학회지
• /
• 제20권1호
• /
• pp.56-61
• /
• 2001

본 논문은 비동기 방식의 IMT-2000 단말기용 ASIC (주문형 집적회로)에 포함되는 음성부호화기 알고리즘인 AMR(Adaptive Multi Rate) 보코더의 실시간 구현에 관한 것이다. 구현된 AMR 보코더는 12.2kbps에서 4.75kbps까지 8가지의 다중 비트율을 가지고 있으며, 인코더와 디코더 기능 외에 VAD (Voice Activity Detection) 블록과 SCR (Source Controlled Rate operation) 블록 등의 부가기능 및 시스템과의 접속 처리를 위한 프레임 구성 기능도 구현되어 있다. AMR 보코더를 구현하기 위하여 설계된 DSP (디지털 신호처리기)는 TeakLite 코어를 기반으로 하여 메모리 블록, 직렬접속 블록, CPU와의 접속을 위한 레지스터 파일 블록, 인터럽트 제어회로 등으로 구성된 16비트 고정 소수점형 DSP이다. 실시간 구현 방법에서는 메모리의 효율적인 관리를 통하여 계산량을 최적화하여 최대 동작 계산량을 약 24MIPS로 줄였으며, 구현된 AMR 보코더는 3GPP의 표준 시험 벡터를 모두 통과하여 검증을 완료하고, 실시간 보드 시험에서도 안정적으로 동작하는 것이 확인되었다.

• 정보처리학회논문지A
• /
• 제9A권4호
• /
• pp.459-466
• /
• 2002

최근의 내장형 시스템은 유연성을 유지하고 시간 제약사항을 만족하기 위해서 일반적인 프로세서와 FPGA와 같은 재구성 가능한 부품을 결합하는 Hybrid 시스템을 사용하는 추세이다. 이러한 내장형 시스템은 구축하는 설계 시간을 단축하여 짧은 시간 안에 시장에 진입하는 것이 아주 중요하다. 새로이 주목받고 있는 연구분야인 설계공간탐색은 실제 시스템을 제작하지 않고도 시스템 수준에서 어플리케이션의 성능을 분석하여 최소의 비용으로 시스템에서 요구하는 제약사항을 만족하는 구조를 예측하는 것을 가능하게 한다. 본 논문에서는 Hybrid 내장형 시스템의 설계공간탐색을 위한 시간분석 시뮬레이터를 선계하고 구현하였다. 시스템 설계변수를 변화하면서 정량적인 성능 데이타를 이용하여 설계공간 탐색을 가능하게 하는 Y-Chart 방법을 Hybrid 시스템의 경우에 적용하여 시뮬레이터를 확장 구현하였으며, 기존의 소프트웨어 시간 분석 도구 및 하드웨어 시간분석도구를 활용한다. 본 논문에서 제시하는 시간분석 시뮬레이터는 Hybrid 내장형 시스템의 설계 비용과 시간을 현저하게 줄이면서, 최적의 하드웨어 구성을 찾는 설계공간탐색의 핵심 모듈로 활용될 것으로 기대된다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.762-765
• /
• 2021

본 논문에서는 자동차의 위치 및 자세 추정에 사용되는 칼만 필터 가속기를 내장한 차량용 ECU(electronic control unit)를 설계하고 구현하였다. 프로세서 코어는 RISC-V를 사용하였으며 칼만 필터의 행렬 연산을 수행하는 가속기, 차량 내 통신에 사용되는 CAN(controller area network) 제어기, 센서 연결에 사용되는 LIN(local interconnect network) 제어기를 내장하였다. 칼만 필터 연산은 시간 업데이트와 측정 업데이트의 두 단계로 나뉘며 시간 업데이트 단계에서는 현재 상태변수와 오차 공분산을 예측하고 측정 업데이트 단계에서는 입력값을 받아 칼만 이득을 계산하여 값을 보정한다. 보통 소프트웨어에서는 곱셈에 부동소숫점 연산을 사용하지만 본 논문에서는 하드웨어 면적을 줄이기 위해 정밀도 분석을 고려한 고정소숫점 곱셈기를 사용하였다. 설계된 ECU는 Verilog HDL을 이용하여 검증하였으며 28nm 실리콘 공정으로 구현하였다. 28nm 실리콘 공정으로 구현하였을 때 동작 주파수는 100MHz, 면적은 0.37mm², 게이트 수는 76만 게이트였다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제16권2호
• /
• pp.10-21
• /
• 2024

Recently, audio systems are changing the configuration of conventional sound reinforcement (SR) systems and public address (PA) systems by using audio over IP (AoIP), a technology that can transmit and receive audio signals based on internet protocol (IP). With the advancement of IP technology, AoIP technologies are leading the audio market and various technologies are being released. In particular, audio networks and control hierarchy over peer-to-peer (Anchor) technology based on AoIP is a system that transmits and receives audio signals over a wide bandwidth without an audio mixer, creating a novel paradigm for existing audio system configurations. Anchor technology forms an audio system by connecting audio sources and output equipment with On-site audio center (OAC), a device that can transmit and receive IP. Anchor's receiving OAC is capable of receiving and mixing audio signals transmitted from different IPs, making it possible to configure a novel audio system by replacing the conventional audio mixer. However, Anchor technology does not have the ability to provide audio effects to input devices such as microphones and instruments in the audio system configuration. Due to this, when individual control of each audio source is required, there is a problem of not being able to control the input signal, and it is impossible to individually affect a specific input signal. In this paper, we implemented a tone control module that can individually control the tone of the audio source of the input device using the audio processor core in the audio system based on Anchor technology, tone control for audio sources is possible through a tone control module connected to the transmitting OAC. As a result of the study, we confirmed that OAC receives the signal from the audio source, adjusts the tone and outputs it on the tone control module. Based on this, it was possible to solve problems that occurred in Anchor technology through transmitting OAC and tone control modules. In the future, we hope that the audio system configuration using Anchor technology will become established as the standard for audio equipment.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권11호
• /
• pp.497-508
• /
• 2008

본 연구는 NAND 플래시 메모리를 기반으로 하는 모바일 멀티미디어 파일시스템(MNFS)에 관한 내용이다. 이 연구에서 제안하는 파일시스템은 기존 범용 플래시 파일시템과는 달리 MP3 플레이어, PMP, 디지털 캠코더 둥과 같은 모바일 멀티미디어 장치에서 최적의 성능을 보장하기 위하여 설계된 파일시스템이다. MNFS는 크게 세 가지의 특징을 갖는데, 첫째 파일시스템의 순차적인 쓰기 요청에 대해 균일한 응답시간을 보장하고, 둘째 파일시스템 마운트 시간이 빠르며, 셋째 최소한의 메모리만을 소모한다. 이를 위해 4가지 새로운 기법들을 사용한다. 파일시스템 메타데이타와 사용자 데이타를 서로 다른 맵핑 기법으로 관리하는 혼합 맵핑 기법과, 파일 데이타 할당 단위를 NAND 플래시 메모리의 블록 단위로 사용한 블록 단위사용자 데이타 할당, 메타데이타를 최소화하기 위한 iBAT, 그리고 상향식 디렉토리 표현기법이다. 프로토타입 MNFS를 ARM9 프로세서와 1G 비트 용량의 NAND 플래시 메모리환경에서 구현하고 성능을 측정한다. 기존의 NAND 플래시 파일시템인 YAFFS와 FTL을 사용하는 FAT 파일시스템과 비교하였으며, 순차적 쓰기 요청에 대해 빠르고 균일한 응답시간을 확인할 수 있다. 또, 같은 조건에서 YAFFS에 비해 30배 빠른 마운트 시간을 보였고, Heap 메모리도 YAFFS의 5%밖에 소모하지 않았다.

• 한국산학기술학회논문지
• /
• 제11권8호
• /
• pp.2968-2974
• /
• 2010

태양광 인버터는 계통과 태양광 시스템 사이의 공통 접속점에 고조파, 플리커, 고주파 노이즈가 없는 고품질 전력을 공급하는 핵심적인 역할을 한다. 일반적으로 비례-적분 (PI: Proportional Integral) 제어기는 정상상태 오차와 낮은 외란 제거 능력으로 인하여 교류 계통에서 만족할만한 성과를 얻지 못하나, 현장에서 이득 설정이 용이하므로 일반적으로 전압형 인버터 (VSI)에서 이용된다고 알려져 있다. 이 논문에서는 산업계에서 일반적으로 사용되는 비례-적분 제어기와 교류 계통의 상용주파수에서의 무한대의 이득 값을 가지며, 정상상태 에러 발생을 제거하며, 정지 좌표계에서 구현할 수 있는 비례-이득 (PR: Proportional Resonant) 제어기의 동작 원리, 설계 기법 등을 비교 분석하였다. PI와 PR 제어기의 분석 결과를 시뮬레이션과 실험을 통하여 그 타당성을 증명하였다. 두 제어기는 32-비트 고정소수점 연산을 하는 TMS320F2812 DSP 프로세서를 이용하여 구현하였고, 3kW 실험용 프로토타입 태양광 인버터를 제작하여 그 성능을 확인하였다.