• 대한전자공학회논문지SD
• /
• 제43권4호
• /
• pp.38-48
• /
• 2006

본 논문에서는 DMB(Digital Multimedia Broadcasting) 단말기에서 사용하기 위하여 유클리드(Euclid) 알고리즘 기반의 RS(255,239,t=8) 복호기를 설계하였다 DMB는 휴대 단말기 상에 방송서비스 제공이 목적이므로 사용된 RS 복호기는 면적이 작아야 하며 실시간처리를 위해 복호 지연시간이 짧아야 한다. 두 조건을 만족시키기 위해 에러의 위치 및 크기를 찾는 방법으로 유클리드 알고리즘을 수정하여 사용하였다. 유클리드 알고리즘 상에서 유한체 나눗셈 연산을 위해 사용하는 Inverse ROM을 17 클럭을 소모하는 나눗셈기로 대체하여 면적을 줄였으며, 유한체 나눗셈기로 인한 지연 시간을 줄이기 위해 차수 연산 없이 유클리드 알고리즘의 동작 제어가 가능한 수정된 유클리드 알고리즘을 제안하였다. 제안한 유클리드 알고리즘은 기본 유클리드 알고리즘에 비해 비슷한 지연시간 조건 하에서 면적을 25% 정도 줄일 수 있었다. 삼성 STD130 $0.18{\mu}m$ 표준 셀 라이브러리를 이용하여 Synopsys 상에서 합성한 결과 유클리드 블록은 30,228개의 게이트수를 가지며 288 클럭을 소모하였으며, 전체 RS 복호기의 크기는 약 45,000 게이트였다.

• 전기전자학회논문지
• /
• 제18권2호
• /
• pp.220-227
• /
• 2014

이 논문은 Dead-time을 갖는 톱니파 발생기를 이용하여 공통모드와 차동모드 피드백 루프를 구현한 Single-Inductor Dual-Output DC-DC Converter 설계에 관한 내용을 제시하고 있다. 제어회로에는 공통모드와 차동모드 피드백 루프를 Dead-time을 갖는 톱니파 발생기를 이용하여 동시에 사용하였다. 차동모드 피드백 루프에서 duty를 생성하기 위해서 전류 분배기 회로를 사용하여 공통모드 피드백에 의한 duty에 따라 dead-time이 유동적으로 변하는 톱니파형을 만드는 회로인 Dead-time을 갖는 톱니파 발생기를 추가하여 차동모드 피드백 회로를 구성하였다. 0.35um 공정을 사용하여 설계한 SIDO DC-DC Converter는 2.5V 입력으로부터 2.8V와 4.2V의 전압을 출력하며 최대 전력변환 효율은 95%이다. 출력간의 Cross regulation은 출력전류가 2배씩 증가할 경우 Boost1과 Boost2의 출력전압은 각각 3.57%, 4% 수준을 보이고 있다.

• 한국정보통신학회논문지
• /
• 제14권12호
• /
• pp.2615-2621
• /
• 2010

본 논문에서는 메타물질 구조 다중대역 6단자 위상상관기를 설계하고 제작하였다. 이중 주파수 대역에서 신호를 수신 처리할 수 있는 집중소자형 메타물질 구조를 해석하고, 해석된 결과를 기반으로 다중대역 직접변환 수신 전처리기에 적합한 소형화 메타물질 구조 6단자 위상상관기를 제안하고 구현하였다. 다중대역 6단자 위상상관기를 구성하는 저항성 전력 분배기와 메타물질 $90^{\circ}$ 하이브리드 결합기의 산란 계수를 기반으로 동일한 특성을 갖는 6단자 위상상관기 구성 요소를 제작하고 측정하였다. 측정된 메타물질 구조 6단자 위상상관기는 모의실험 결과와 일치하였으며, 이중 주파수 대역에서 -20 dB 이하의 정합과 1 dB 이내의 전달 이득차, 그리고 ${\pm}4.1^{\circ}$ 이하의 전달 위상차 특성으로 양호한 다중대역 6단자 위상상관기 성능을 나타내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.75-76
• /
• 2016

무선통신 시스템에서 ICS 중계기는 Donor와 Service 사이의 거리를 많이 이격시켜야 높은 격리도를 확보할 수 있는 단점을 가지고 있다. 본 논문에서는 음영지역을 해소하여 통화권 영역을 확대하기 위해 높은 격리특성을 갖는 ICS(Interference Cancellation System)중계기 일체형 안테나를 설계하고 제작 및 측정을 통하여 성능을 평가하였다. 대역폭과 이득은 주방사 패치 및 기생 패치의 크기, 스터브 길이 등을 조정하여 구현하였다. 본 안테나는 CDMA 이동통신 주파수인 824~894 MHz 대역에서 이득은 3 dBi 이상, 격리도는 -56 dB 이하의 양호한 특성을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제40권8호
• /
• pp.598-609
• /
• 2003

본 논문에서는 CMOS IF PLL 주파수합성기를 설계하였다. 설계된 주파수합성기는 칩 외부에 LC 공진 회로를 원하는 값에 맞게 바꿈으로써 다양한 중간 주파수에서 동작 가능하다. VCO는 자동진폭조절 기능을 갖도록 설계하여 LC 공진회로의 Q-factor에 무관하게 일정한 진폭의 출력을 발생한다. 설계된 주파수분주기는 8/9 또는 16/17 dual-modulus prescaler를 포함하며, 다양한 응용분야에 적용 가능하도록 외부 직렬데이터에 의해 동작 주파수를 프로그램할 수 있도록 하였다. 설계된 회로는 0.35㎛ n-well CMOS 공정을 사용하여 제작되었으며, 제작된 IC의 성능을 측정한 결과 260㎒의 동작주파수에서 위상잡음은 -114dBc/Hz@100kHz 이고 lock time은 300㎲보다 작다. 설계된 회로는 3V의 전원전압에서 16mW의 전력을 소모하며, 칩 면적은 730㎛×950㎛이다.

• 한국전자파학회논문지
• /
• 제23권7호
• /
• pp.844-847
• /
• 2012

메타 물질의 한 형태인 LHTL(Left-Handed Transmission Line)과 기존의 전송 선로 형태인 RHTL(Right-Handed Transmission Line)을 이용하여 광대역 I-Q 벡터 신호 생성을 위한 $90^{\circ}$ 커플러를 설계, 제작하고 측정을 하였다. LHTL과 RHTL 모두 커패시터와 인덕터를 이용하여 합성 전송 선로 형태로 구성함으로써, 그 크기를 최소화 하였다. 또한, 제안된 커플러 제작에 필요한 Wilkinson 전력 분배기를 합성 RHTL을 이용하여 간단하게 구현함으로써 전체 회로의 크기를 $11mm{\times}12mm$로 만들 수 있었다. 주파수 범위 0.8~1.25 GHz에 대해 출력의 위상 차이가 $90^{\circ}{\pm}5^{\circ}$를 유지함으로써 광대역 $90^{\circ}$ 커플러를 작은 크기로 만들 수 있었다. 동 주파수 범위에 대해 삽입 손실을 1.6 dB 이하로, 반사 손실을 10.1 dB 이상으로 유지 가능했다. 필자가 아는 한 이는 그 주파수 대에서 가장 작은 광대역 $90^{\circ}$ 커플러이며, MMIC(Monolithic Microwave Integrated Circuit)로 만들 경우 그 크기를 훨씬 더 줄일 수 있을 것이다.

• 한국정보통신학회논문지
• /
• 제14권5호
• /
• pp.1071-1077
• /
• 2010

본 논문에서는 집중 소자형 6단자 위상 상관기 구조를 설계 제작하고, 이를 바탕으로 집중 소자형 6단자 위상 상관기를 이용한 L-대역 직접변환 수신 성능을 분석하였다. 제작된 L-대역 집중 소자형 6단자 위상 상관기 소자는 저항형 전력 분배기와 twist-wire 동축케이블을 사용하였으며, 낮은 대역에서 소형화 구조가 가능하고, 광역 특성을 갖는다. 집중 소자형 6단자 위상 상관기를 사용한 L-대역 직접변환 수신 성능은 집중 소자형 6단자 위상 상관기의 LO 단자와 RF 입력 단자에 각각 중심 주파수가 1.69 GHz이고 전력이 -20 dBm인 LO 신호와 QPSK 신호를 입력하여 측정하였다. 집중 소자형 6단자 위상 상관기를 사용한 직접변환 구조는 양호한 I/Q 디지털 신호를 복원할 수 있었다.

• 한국통신학회논문지
• /
• 제32권1A호
• /
• pp.134-141
• /
• 2007

본 논문은 $0.18{\mu}m$ CMOS 공정으로 설계된 5.2GHz와 2.4GHz 이중 대역 무선 송수신기를 위한 주파수합성기를 제안한다. 2.4GHz 주파수는 스위치드 커패시터와 2분주기를 동작시켜서 발생시키고, 5.2GHz는 전압 제어 발진기의 출력 주파수로부터 직접 발생시키도록 설계하였다. 제안된 주파수합성기의 전체 전력소모는 25mW이며, 전압 제어 발진기의 전력소모는 3.6mW이다. 모의 실험된 주파수 합성기의 위상 잡음은 스위치드 커패시터 회로가 동작할 때, 200kHz 옵셋 주파수에서 -101.36dBc/Hz이고, 락킹 시간은 $4{\mu}s$이다.

• 반도체공학회 논문지
• /
• 제2권3호
• /
• pp.1-5
• /
• 2024

본 논문은 32, 72, 80MHz 의 주파수에서 작동하는 블루투스 저에너지(BLE) 스마트 태그 애플리케이션용으로 설계된 보정 기능이 있는 레퍼런스 클럭 합성기(CR)에 대해 설명합니다. 기존 주파수 합성기와 달리 제안된 설계는 외부 소자가 필요하지 않습니다. 단일 종단 안테나를 사용하여 2.4GHz 신호에서 - 36dBm 의 최소 입력 전력을 수신하는 클럭 합성기(CR)는 저잡음 증폭기(LNA)를 통해 수신된 RF 신호를 처리하여 클럭을 합성합니다. 이 방식을 통해 시스템은 크리스털에 의존하지 않고 레퍼런스 클럭을 생성할 수 있습니다. 수신된 신호는 LNA 에 의해 증폭된 이후 16 비트 ACC(자동 클럭 보정) 회로에 입력됩니다. ACC는 수신된 신호의 주파수를 발진기 출력 주파수와 비교하여 주파수 계산 방법을 통해 32MHz 레퍼런스 클럭 합성을 용이하게 합니다. 발진기는 주파수 분배기가 있는 링 발진기(RO)를 사용하여 구성되며, 다양한 시스템 구성 요소에 대해 세 가지 주파수(32/72/80MHz)를 제공합니다. 제안된 주파수 합성기는 55nm CMOS 공정을 사용하여 구현되었습니다.

• 한국전자파학회논문지
• /
• 제20권10호
• /
• pp.1050-1060
• /
• 2009

본 논문에서는 능동 위상 배열 안테나를 가지는 SAR(Synthetic Aperture Radar)용 X-대역 T/R(Transmit/Receive) 모듈을 설계, 제작하였다. T/R 모듈은 X-대역에서 800 MHz 이상 대역폭을 가지며 이중 편파 운용이 가능하다. 송신 출력 7 W 이상에 잡음지수 3.9 dB 이하를 가진다. 위상과 이득은 6비트 위상변위기와 6비트 디지털 감쇠기에 의해 각각 제어된다. 게다가 제작된 T/R 모듈은 방향성 결합기와 전력분배기로 연결되는 성능 점검/보정 포트를 가진다. LTCC 다층 기판을 사용하여 고직접화 T/R 모듈이 가능하게 하였다. 모든 동작 주파수 대역에서 수신시 RMS 이득 오차는 최대 0.8 dB 이하이고, 송/수신시 RMS 위상 오차는 최대 $4^{\circ}$ 이하로 측정되었고, 또한 시험 결과 T/R 모듈은 요구되는 전기적인 성능을 만족하였다. 이 구조는 능동 위상 배열 SAR용 안테나에 적용될 수 있음을 확인하였다.