• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.

• 대한전자공학회논문지TC
• /
• 제43권4호
• /
• pp.75-80
• /
• 2006

본 논문은 입력 주파수대역에 따라 전력증폭기와 주파수 체배기로 동작하는 새로운 이중대역 송신모듈을 제안하고, 그 성능 개선을 위하여 DGS를 이용할 수 있음을 보였다. 일반적인 무선 랜 송신부는 두 주파수 대역에서 동작하기 위하여, 각각의 주파수 대역에서 동작하는 증폭부가 분리되어 구성되어 있으나, 제안한 이중대역 송신모듈은 하나의 송신모듈을 이용하여 입력되는 주파수와 인가하는 바이어스 전압에 따라, IEEE 802.11b/g 신호에 대해서는 증폭기로 동작하고 IEEE 802.11a 신호에 대해서는 주파수 체배기로 동작하여 두 주파수 대역에서 동작 가능하도록 하였다. 또한 출력단의 접지면을 식각하는 DGS를 이용하여, 주파수 체배기로 동작시 입력주파수의 억압뿐만 아니라 증폭기로 동작시 2차고조파를 억압하도록 하였다. 측정결과, 증폭기 모드에서 2차고조파의 억압은 -59dBc.이하이고, 주파수 체배기 모드에서 입력주파수의 억압은 -35dBc이하였다. 그리고 설계된 이중대역 송신모듈은 증폭기모드와 주파수 체배기모드에서 각각 17.8dBm의 출력P1dB와 10.1dBm의 최대 출력전력을 나타냈으며, 이는 ${\lambda}g/4$ 반사기를 사용한 모듈과 비교하여 각각 0.8dB, 2.8dB의 출력 전력이 향상되었다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.27-35
• /
• 2008

본 논문에서는 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 Software Defined Radio (SDR) 시스템 응용을 위한 14비트 150MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 고해상도를 얻기 위한 특별한 보정 기법을 사용하지 않는 4단 파이프라인 구조로 설계하였고, 각 단의 샘플링 커패시턴스와 증폭기의 입력 트랜스컨덕턴스에 각각 최적화된 스케일링 계수를 적용하여 요구되는 열잡음 성능 및 속도를 만족하는 동시에 소모되는 전력을 최소화하였다. 또한, 소자 부정합에 의한 영향을 줄이면서 14비트 이상의 해상도를 얻기 위해 MDAC의 커패시터 열에는 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 제안하였으며, 온도 및 전원 전압에 독립적인 기준 전류 및 전압 발생기를 온-칩 RC 필터와 함께 칩 내부에 집적하고 칩 외부에 C 필터를 추가로 사용하여 스위칭 잡음에 의한 영향을 최소화하였고, 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 최대 0.81LSB, 2.83LSB의 수준을 보이며, 동적 성능은 120MS/s와 150MS/s의 동작 속도에서 각각 최대 64dB, 61dB의 SNDR과 71dB, 70dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $2.0mm^2$ 이며 전력 소모는 1.2V 전원 전압에서 140mW이다.

• 한국전자파학회논문지
• /
• 제23권4호
• /
• pp.475-483
• /
• 2012

본 논문은 차세대 재구성 전력증폭기용을 위해서, 새로운 타입의 다중 모드 혼합형 전압 공급기를 제안한다. 이를 위한 핵심 회로인 스위칭 증폭기의 새로운 구조를 제안하였다. 혼합형 전압 공급기의 가장 중요한 성능지표 중의 하나인 효율을 증가시키기 위해 멀티 스위칭 증폭기 구조를 이용하였고, 또한 다중 모드 구현을 위해서 멀티 스위칭 증폭기와 입력 신호 검출단을 이용하였다. 성능 비교를 위해서 기본 구조를 지닌 혼합형 가변전압 공급기도 같이 설계되었으며, 새롭게 제안하는 구조 이외에는 모두 동일하게 설계하여 비교를 용이하도록 하였다. 설계된 혼합형 전압 공급기의 효율을 측정하기 위해 384 kHz/3.84 MHz/5 MHz 대역폭을 가지는 EDGE, WCDMA, LTE 신호를 적용하였다. EDGE를 적용한 효율은 85 %, WCDMA를 적용한 효율은 84 % 그리고 LTE를 적용한 효율은 79 %의 결과를 얻게 되었다. 이는 기본 구조보다 최대 9 %의 성능 향상을 얻었으며, 차세대 재구성 송신기인 다중 대역 및 다중 모드 송신기 구현에 적용 가능함을 입증한다.

• 한국통신학회논문지
• /
• 제19권5호
• /
• pp.872-882
• /
• 1994

본 논문에서는 통신위성중계기의 송, 수신 신호의 크기에 따른 안테나부의 시스템 특성으로 고려하여 대역통과여파기 형태의 이득특성을 갖는 저잡음증폭기를 설계, 제작하였다. 한 예로써, 위성통신용 수신주파수인 14.0~14.5GHz.에서 2단 저잡음증폭기와 4단 증폭기를 설계, 제작하였다. 제작된 2단 저잡음증폭기는 대역내에서 20.3dB +- 0.1dB의 이득, 1.44dB+-0.04dB의 잡음지수, 송신주파수 대역(12.25~12.75GHz)에서 14dB의 Rejection을 보여주었다 이 저잡음증폭기는 이득, 잡음지수, 군지연 특성면에서도 모두 설계치와 잘 일치하였다. 또한 제작된 4단 증폭기는 42dB 이상의 이득에 +-0.25dB 이내의 평탄도를 보여 주었고, 송신주파수 대역에서의 Rejection은 28dB로 측정되었다. 본 논문에서 제작된 협대역 저잡음 증폭기는 위와 같은 송신대역 Rejection 특성으로 인하여 중계기의 수신부 입력여파기와 주파수변환부내의 여파기의 설계 사양을 완화시키고 설계 및 제작비용을 낮출 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.98-106
• /
• 2009

본 논문에서는 ultra mobile PC (UMPC) 및 휴대용 기기 시스템 같이 고속으로 동작하며 고해상도 저전력 및 소면적을 동시에 요구하는 16M-color low temperature Poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) 응용을 위한 1:12 MUX 기반의 1280-RGB $\times$ 800-Dot 70.78mW 0.13um CMOS LCD driver IC (LDI) 를 제안한다. 제안하는 LDI는 저항 열 구조를 사용하여 고해상도에서 전력 소모 및 면적을 최적화하였으며 column driver는 LDI 전체 면적을 최소화하기 위해 하나의 column driver가 12개의 채널을 구동하는 1:12 MUX 구조로 설계하였다. 또한 신호전압이 rail-to-rail로 동작하는 조건에서 높은 전압 이득과 낮은 소비전력을 얻기 위해 class-AB 증폭기 구조를 사용하였으며 고화질을 구현하기 위해 오프 셋과 출력편차의 영향을 최소화하였다 한편, 최소한의 MOS 트랜지스터 소자로 구현된 온도 및 전원전압에 독립적인 기준 전류 발생기를 제안하였으며, 저전력 설계를 위하여 차세대 시제품 칩의 source driver에 적용 가능한 새로운 구조의 slew enhancement기법을 추가적으로 제안하였다. 제안하는 시제품 LDI는 0.13um CMOS 공정으로 제작되었으며, 측정된 source driver 출력 정착 시간은 high에서 low 및 low에서 high 각각 1.016us, 1.072us의 수준을 보이며, source driver출력 전압 편차는 최대 11mV를 보인다. 시제품 LDI의 칩 면적은 $12,203um{\times}1500um$이며 전력 소모는 1.5V/5.5V 전원 저압에서 70.78mW이다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

• 한국유통학회:학술대회논문집
• /
• 한국유통학회 2003년도 동계학술대회 발표논문집
• /
• pp.123-166
• /
• 2003

마케팅 경로는 여러 개의 유통 기관이 상호 관련을 맺으면서 분업과 협업을 하는 기능적 조직의 성격을 가진 사회 시스템의 하나로 인식되고 있다. 유통경로 내에서의 경로구성원들은 서로 상호작용을 하면서 유리한 위치에서 거래를 성사시키기 위해 노력을 한다. 따라서 경로구성원들은 유리한 위치를 차지하기 위해 파워를 행사하게 되고 행사된 파워는 경로구성원들간의 만족과 갈등에 영향을 미친다. 최근 대형소매업체들의 증가로 구매파워를 내세운 바이어들이 생산업자보다 더 막강한 파워를 행사하는 현상이 유통경로 내에서 일반적으로 일어나고 있다. 그러나 공급자의 입장에서 다양한 공급경로가 있고 또한 제품의 특성상 계절성이 강하고 공급의 불안정성이 상대적으로 큰 농산물인 경우에는 공급자와 바이어의 파워형태가 공산품인 경우와는 다른 모습을 보일 것이라 예상된다. 따라서 유통업체와 공급업자에게는 지속적인 관계 유지를 위해 효과적인 방안들을 제시하고 또한 정책입안자들에게도 각각 맞는 시사점을 제시하여 유통경로 전체의 성과를 높일 수 있도록 발전적인 방향을 제시하고자 한다. 서로간의 믿음이나 신뢰성이 있는 거래관계를 유지하기 위해서는 유통경로구성원들간의 인식의 변화가 필요하다고 본다. 그러기 위해서는 공급자와 바이어의 관계를 종속관계가 아닌 협력관계로의 사고전환이 경로구성원 모두에게 필요하다고 본다. 상대적으로 파워가 약한 공급자는 스스로 경쟁력 요소를 강화하여 전문적 파워를 갖추고 유통업체의 강력한 제품 공급처를 유지하기 위해 품질유지에 대한 노하우로 기술적인 전문성을 강화시켜야 할 것이다. 또한 농산물의 브랜드화도 유통거래 상에서 경쟁력을 높일 수 있는 좋은 방안이 될 것이다.example 3T and 4T systems are now being equipped with 2kV, 500A gradient coils and amplifiers capable of generating 4G/cm in 200msec, over a 67+/-cm bore diameter. High field EPI applications require oscillation rates at 1 kHz and higher. To achieve a benchmark 0.2 ppm shim over a 30cm sphere in a high field magnet, at least four stages of shimming need to be considered. 1) A good high field magnet will be built to a homogeneity spec. falling in the range of 100 to 150 ppm over this 30cm spherical "sweet spot" 2) Most modern high field magnets will also have superconducting shim coils capable of finding 1.5 ppm by their adjustment during system installation. 3) Passive ferro-magnetic shimming combined with 4) active, high order room temperature shim coils (as many as five orders are now being recommended) will accomp

• 한국통신학회논문지
• /
• 제39A권5호
• /
• pp.258-270
• /
• 2014

본 논문에서는 다중 사용자 간 시간 동기 오차에 강인한 상향링크 OFDMA (Orthogonal Frequency Division Multiple Access) 두 기법, 즉, ZCZ (Zero Correlation Zone) 코드 시간축 확산 OFDMA 기법과 시간동기오차에 강한 SC-FDMA (Single Carrier Frequency Division Mmultiple Access)기법의 채널용량을 비교한다. 보다 현실적인 성능을 비교하기 위해 사용자 간 시간 동기 오차 뿐 아니라 상향링크 OFDMA 신호 생성의 가장 큰 이슈인 PAPR (Peak-to-Average Power Ratio)에 의한 신호의 왜곡효과도 함께 고려한다. 사용자 간 시간 동기 오차에 의한 간섭이 존재하는 환경에서는 전력제어에 의해 증폭된 사용자들의 신호가 다른 사용자들의 신호에 큰 간섭으로 작용할 수 있다. 한편, 거리를 고려하여 증폭된 신호가 단말의 증폭기의 선형 증폭구간을 벗어나게 되면 신호의 왜곡이 발생하여 최종 성능의 저하를 발생시킬 수도 있다. 따라서, 기지국과 사용자 간의 거리만을 고려한 전력제어 방식이 아니라 최대 채널용량 성능을 갖게 하는 사용자 송신 전력 조합을 실험을 통해 찾는다. 즉, 사용자 단말의 전력 제한 수치와 사용자 시간 동기 오차의 최대범위 및 $E_b/N_0$ 등의 다양한 조합들에 대해 최대 채널용량 성능을 갖게 하는 송신전력 보정 계수(ASF: Adaptive Scaling Factor)을 실험을 통해 찾는다. 먼저, 송신전력 보정계수를 적용한 경우 두 상향링크 OFDMA 방식의 채널용량은 단순히 거리만을 고려한 전력제어 방식을 적용한 경우 즉, 송신전력 보정 계수=1인 경우에 비해 얼마나 높은 채널용량 성능을 가지는지 분석한다. 두 상향링크 OFDMA 방식의 채널용량 성능을 비교하면, 송신출력이 상대적으로 낮아도 되는 높은 $E_b/N_0$ 환경에서는 시간 동기 오차에 보다 강인한 특성을 가진 ZCZ 코드 시간축 확산 OFDMA 기법의 채널용량 성능이 좋고, 반대로 상대적으로 높은 송신출력을 요구하는 낮은 $E_b/N_0$ 환경에서는 낮은 PAPR 특성을 갖는 시간동기오차에 강한 SC-FDMA 기법의 채널용량 성능이 보다 우수함을 다양한 실험을 통해 보인다.