• 제목/요약/키워드: Power Scheduler

검색결과 63건 처리시간 0.025초

가상 컴퓨팅 랩 환경에서 노드 전원관리 스케줄러 설계 및 구현 (Design and Implementation of a Node Power Scheduler in Virtual Computing Lab Environment)

  • 서경석;이봉환
    • 한국정보통신학회논문지
    • /
    • 제17권8호
    • /
    • pp.1827-1834
    • /
    • 2013
  • 기존의 PC 기반의 데스크탑 환경은 보안, 이동성, 업그레이드 비용 감소 등의 장점으로 인하여 서버 기반의 가상데스크탑 환경으로 바뀌고 있다. 본 논문에서는 오픈소스 기반의 클라우드 컴퓨팅 플랫폼과 하이퍼바이저를 이용하여 컴퓨터 실습실에 적용 가능한 가상 컴퓨팅 랩 서비스 시스템을 설계하고 구현하였다. 또한, 서버 팜에 있는 노드들의 전력 소모를 줄이기 위한 전원 스케줄러를 제안하였으며, 이 스케줄러 탑재 시 기존시스템에 비하여 전력 소모량을 대폭 줄일 수 있는 실험 결과를 제시하였다.

ETS: Efficient Task Scheduler for Per-Core DVFS Enabled Multicore Processors

  • Hong, Jeongkyu
    • Journal of information and communication convergence engineering
    • /
    • 제18권4호
    • /
    • pp.222-229
    • /
    • 2020
  • Recent multi-core processors for smart devices use per-core dynamic voltage and frequency scaling (DVFS) that enables independent voltage and frequency control of cores. However, because the conventional task scheduler was originally designed for per-core DVFS disabled processors, it cannot effectively utilize the per-core DVFS and simply allocates tasks evenly across all cores to core utilization with the same CPU frequency. Hence, we propose a novel task scheduler to effectively utilize percore DVFS, which enables each core to have the appropriate frequency, thereby improving performance and decreasing energy consumption. The proposed scheduler classifies applications into two types, based on performance-sensitivity and allows a performance-sensitive application to have a dedicated core, which maximizes core utilization. The experimental evaluations with a real off-the-shelf smart device showed that the proposed task scheduler reduced 13.6% of CPU energy (up to 28.3%) and 3.4% of execution time (up to 24.5%) on average, as compared to the conventional task scheduler.

HIGHT 암복호화 병렬 실행을 위한 Key Scheduler 설계 (Design of a Key Scheduler for Supporting the Parallel Encryption and Decryption Processes of HIGHT)

  • 최원정;이제훈
    • 센서학회지
    • /
    • 제24권2호
    • /
    • pp.107-112
    • /
    • 2015
  • HIGHT is an 64-bit block cipher, which is suitable for low power and ultra-light implementation that are used in the network that needs the consideration of security aspects. This paper presents a parallel key scheduler that generates the whitening keys and subkeys simultaneously for both encryption and decryption processes. We construct the reverse LFSR and key generation blocks to generate the keys for decryption process. Then, the new key scheduler is made by sharing the common logics for encryption and decryption processes to minimize the increase in hardware complexity. From the simulation results, the logic size is increased 1.31 times compared to the conventional HIGHT. However, the performance of HIGHT including the proposed key scheduler can be increased by two times compared to the conventional counterpart.

MIMO 시스템의 가중합 전송률 최대화를 위한 최적 전송 전력의 닫힌 형태 표현 (Closed-form Expressions for Optimal Transmission Power Achieving Weighted Sum-Rate Maximization in MIMO Systems)

  • 신석호;김재원;박종현;성원진
    • 대한전자공학회논문지TC
    • /
    • 제47권7호
    • /
    • pp.36-44
    • /
    • 2010
  • 다중 사용자 MIMO (multiple-input multiple-output) 시스템에서 사용자의 합 전송률을 최대화시키는 SRM (sum-rate maximization) 스케쥴러를 적용하는 경우, 셀 경계에 위치하거나 채널 환경이 좋지 않은 사용자는 선택받지 못하게 되는 공평성 문제를 발생시킬 수 있다. 본 논문에서는 사용자 간의 공평성을 향상시키기 위해 각 사용자 별 평균 전송률의 가중치를 고려한 합 전송률을 최대화하는 WSRM (weighted sum-rate maximization) 스케쥴러를 사용한다. 이를 활용하여 6-섹터 협력전송 시스템에서 WSRM을 위한 최적 전송 전력과 시스템의 WSR (weighted sum-rate)의 닫힌 형태 표현 수식을 유도하며, 유도한 수식을 기반으로 3-섹터 협력 전송 시스템에서 WSRM을 위한 최적 전송 전력을 찾는 알고리듬을 제안한다. 닫힌 형태 표현으로 유도한 수식과 제안한 알고리듬를 바탕으로 컴퓨터 시뮬레이션을 통해 분산 MIMO 시스템에서 SRM 스케쥴러와 WSRM 스케쥴러의 합 전송률 및 평균 전송률의 로그 합 성능을 비교한다. 또한 WSRM 스케쥴러 방식이 하위 사용자 성능을 향상시킴을 보임으로써 사용자 간의 공평성 문제를 개선할 수 있는 방식임을 검증한다.

Development of a Power Plant Simulation Tool with GUI based on General Purpose Design Software

  • Kim Dong Wook;Youn Cheong;Cho Byung-Hak;Son Gihun
    • International Journal of Control, Automation, and Systems
    • /
    • 제3권3호
    • /
    • pp.493-501
    • /
    • 2005
  • A power plant simulation tool ('PowerSim') has been developed with 10 years experience from the development of a plant simulator for efficient modeling of a power plant. PowerSim is the first developed tool in Korea for plant simulation with various plant component models, instructor station function and the Graphic Model Builder (GMB). PowerSim is composed of a graphic editor using general purpose design software, a netlist converter, component models, the scheduler, Instructor Station and an executive. The graphic editor generates a netlist that shows the connection status of the various plant components from the Simdiagram, which is drawn by Icon Drag method supported by GUI environment of the PowerSim. Netlist Converter normalizes the connection status of the components. Scheduler makes scheduling for the execution of the device models according to the netlist. Therefore, the user makes Simdiagram based on the plant Pipe and Instrument Drawing (P&ID) and inputs the plant data for automatic simulating execution. This paper introduces Graphic Model Builder (GMB), instructor station, executive and the detailed introduction of thermal-hydraulic modeling. This paper will also introduce basic ideas on how the simulation Diagram, based on netlist generated from general purpose design software, is made and how the system is organized. The developed tool has been verified through the simulation of a real power plant.

작은 크기의 Warp 스케쥴러 기반 SIMT구조 고성능 모바일 GPGPU 설계 (Design of a High-Performance Mobile GPGPU with SIMT Architecture based on a Small-size Warp Scheduler)

  • 이광엽
    • 전기전자학회논문지
    • /
    • 제25권3호
    • /
    • pp.479-484
    • /
    • 2021
  • 본 논문은 SIMT구조의 GPGPU에서 적은 core수로 고성능을 달성하기 위한 구조를 제안하고 설계하였다. 모바일기기에 적용하기 위한 GPGPU는 소모전력대비 성능을 높이기 위한 구조가 필수적이다. 소모전력을 줄이기 위해서 core수가 줄어든 대신 성능을 높이기 위해 thread를 관리하기 위한 warp scheduler의 size를 4로 하여 일반적인 GPGPU의 32 보다 크게 줄였다. Warp size를 적게 되면 pipeline의 idle cycle수를 줄일 수 있고 cache 메모리 접근시 miss penalty를 줄이기 위한 memory latency 적용이 효율적이다. 설계된 GPGPU는 부동소수점 연산을 포함하는 테스트 프로그램으로 연산 성능을 측정하고 28nm CMOS공정으로 소비전력을 측정하여 전력당 성능지수로 104.5GFlops/Watt를 얻었다. 본 논문의 결과는 Nvidia의 Tegra K1과 비교하였을 때 약 4배 우수한 전력당 성능지수를 보였다.

An MCFQ I/O Scheduler Considering Virtual Machine Bandwidth Distribution

  • Park, Jung Kyu
    • 한국컴퓨터정보학회논문지
    • /
    • 제20권10호
    • /
    • pp.91-97
    • /
    • 2015
  • In this paper, we propose a MCFQ I/O scheduler that is implemented by modifying the existing Linux CFQ I/O scheduler. MCFQ observes whether the user requested I/O bandwidth weight is well distributed. Based on the I/O bandwidth observation, we improved I/O performance of the existing bandwidth distribution ability by dynamically controlling the I/O time-slice of the virtual machine. The use of SSDs as storage has been increasing dramatically in recent computer systems due to their fast performance and low power usage. As the usage of SSD increases and prices fall, virtualized system administrators can take advantage of SSDs. However, studies on guaranteeing SLA(Service Level Agreement) services when multiple virtual machines share the SSD is still incomplete. In this paper was conducted to improve performance of the bandwidth distribution when multiple virtual machine are sharing a single SSD storage in a virtualized environment. In particular, it was observed that the performance of the bandwidth distribution varied widely when garbage collection occurs in the SSD. In order to reduce performance variance, we add a MoTS(Manager of Time Slice) on existing CFQ I/O scheduler.

AMC/TDM/CDM 다중접속방식에서의 Best Effort 순방향 서비스를 위한 Water-filling Based 채널 스케줄러 (The Channel Scheduler based on Water-filling Algorithm for Best Effort Forward Link Traffics in AMC/TDM/CDM System)

  • 마동철;기영민;김동구
    • 한국항행학회논문지
    • /
    • 제7권1호
    • /
    • pp.59-71
    • /
    • 2003
  • 제한된 무선 채널을 여러 사용자들에게 공정성과 수율을 보장하면서 서비스하고자 제안된 무선 자원 관리기법이 채널 스케줄러이다. 비례 공정 스케줄링 알고리즘은 AMC(Adaptive Modulation and Coding)/TDM 시스템에서 사용되고 있는 채널 스케줄러로서, 이 알고리즘은 사용자들의 시간적인 공정성을 고려한 상황에서 수율을 높인 것이다. 본 논문에서는 CDM 방식이 결합된 AMC/TDM/CDM 시스템에서 사용 가능한 채널 스케줄러를 제안하였다. CDM 방식을 사용하기 때문에 TDM만을 사용하는 시스템에서처럼 매 시간 슬롯에 한 사용자만을 서비스하는 것이 아니라, 다중 코드 채널을 사용하여 여러 사용자들을 서비스할 수 있다. 따라서 매 순간 다중 채널의 사용자들에게 제한된 송신 전력을 할당하는 문제가 발생한다. 이것을 해결하기 위해서 본 논문에서는 water-filling 알고리즘을 적용한 water-filling fairness(이하 WF2) 스케줄링 알고리즘을 제안하였다. WF2 스케줄링 알고리즘은 water-filling 스케줄링 알고리즘에 사용자들의 평균 신호 대 간섭 전력비를 고려하여 사용자간의 공정성을 부여한 알고리즘이다. 본 논문에서는 레일레이 페이딩과 음영 및 경로 손실을 고려한 시스템 레벨 모의 실험을 통해 WF2 스케줄링 알고리즘의 성능을 분석하였다.

  • PDF

PICNET Network Configurator for Distributed Control System

  • Kim, Dong-Sung;Lee, Jae-Young;Jun, Tae-Soo;Moon, Hong-Ju;Kwon, Wook-Hyun
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1999년도 제14차 학술회의논문집
    • /
    • pp.100-103
    • /
    • 1999
  • In this paper, a method for the efficient implementation of the PICNET network configurator for a distributed control system(DCS) is proposed. The network configurator is composed of the time parameter estimator and the period scheduler, the file generator. The main role of network configurator estimates time parameter, the pre-run time scheduling of the user input and make the period transmission table for operating the PICNET based distributed control system.

  • PDF

모바일 시스템에서 사용자 반응성을 고려한 입출력 스케줄링 기법 (I/O Scheduler Scheme for User Responsiveness in Mobile Systems)

  • 박종우;윤준영;서대화
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제5권11호
    • /
    • pp.379-384
    • /
    • 2016
  • 낸드 플래시 저장장치는 하드디스크보다 응답시간이 빠르고, 전력 소모가 적으며, 단위 면적 당 저장 용량이 큰 장점을 가지고 있어 컴퓨터 시스템의 저장장치로 널리 사용되고 있다. 그러나 현재 사용되고 있는 운영체제의 입출력 스케줄러는 하드디스크의 특성에 최적화되어 있다. 따라서 기존의 입출력 스케줄러는 낸드 플래시 저장장치에 적용될 경우에 불필요한 오버헤드가 포함된다. 특히 쓰기 요청이 집중적으로 수행될 경우에 가비지 콜렉션 또한 집중적으로 수행된다. 이로 인하여 입출력 요청의 처리가 지연되는 문제점이 발생된다. 본 논문에서는 가비지 콜렉션이 집중적으로 수행됨으로 인하여 순간적으로 읽기 입출력 요청의 응답시간이 증가되는 것을 방지하고, 낸드 플래시 저장장치에 최적화된 입출력 스케줄러를 제안하였다. 성능평가를 통하여 제안 기법이 평균 읽기 응답시간을 1%, 최대 응답시간을 78% 줄여 사용자 반응성을 향상시켰음을 보였다.