• 한국콘텐츠학회논문지
• /
• 제6권4호
• /
• pp.1-10
• /
• 2006

본 논문에서는 2.4GHz 대역에서의 응용을 위한 광대역 RF 모들을 설계하고 제작하였다. 무선 주파 신호를 중간 주파수로 변환하기 위한 RF 모듈은 3단 증폭기로 이루어진 저잡음 증폭기(LNA), 단종단 게이트 믹서, 정합 회로, 헤어핀 라인 대역 통과 필터, 쳬비셰프 저역 통과 필터로 구성하였다. 저잡음 증폭기는 높은 이득과 안정도를 갖도록 설계하였으며, 단종단 게이트 믹서는 높은 변환이득과 넓은 동작 영역을 갖도록 설계하였다. 광대역 RF모듈의 해석에서는 복합화된 하모닉 밸런스드 기법을 사용하여 RF모듈의 동작 특성을 해석하였다. 설계된 RF 모듈은 55.2dB의 변환이득, 1.54dB의 낮은 잡음 특성, $-120{\sim}-60dBm$의 넓은 RF전력 동작 영역, -60dBm의 낮은 고조파 성분 그리고 RF, IF, LO포트 간에 우수한 분리 특성을 갖는다.

• 한국산학기술학회논문지
• /
• 제11권2호
• /
• pp.461-468
• /
• 2010

본 논문에서는 단일칩 마이크로컨트롤러를 이용하여 구현한 간단한 디지털 LCD 백라이트 인버터를 보고한다. 제안한 인버터는 냉음극형광램프(CCFL)의 점화전압을 감소시키고 전류스파이크를 제거함으로써 점화특성을 향상시켜 CCFL의 수명을 연장시킨다. 이것은 소프트스타팅 기법을 적용한 디지털 디밍제어 알고리즘을 단일칩 마이크로 컨트롤러에 구현함으로써 달성하였다. 인버터의 전력구조는 풀브리지 공진형 회로를 이용하였다. 간략한 해석 결과에 따른 설계 예를 제시하였고, 이에 근거하여 구현된 프로토타입의 실험결과는 이론적 해석과 설명이 정확하게 일치함을 보였다. 전체 시스템의 효율은 약 85%였으며, 디밍제어 동작 시에 CCFL의 점화는 전류스파이크가 없이 이루어졌고 점화전압은 기존의 구조에 비해 약 30% 정도 감소하였다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.397-401
• /
• 2005

본 논문에서는 역지향성 능동배열 안테나용 2-포트 주파수 혼합기를 설계 제작하였다. 역지향성 안테나는 임의의 방향에서 입사하는 전파를 그 방향으로 되돌려 복사시키는 안테나 배열 시스템으로서, 반사파가 입사 반대방향으로 파면(wave front)을 갖도록 하기 위해서는 입사신호의 위상을 180도 천이 시키는 공액 위상변위기가 필요하다. 역지향성 배열에서 공액 위상변위기는 주파수 혼합기로 구현할 수 있다. 2-포트 주파수 혼합기는, 일반적인 3-포트 구조와 달리, RF/IF 신호를 동일 포트에서 사용함으로써 입력단의 신호 결합회로를 사용하지 않아도 되며, 임피던스 정합이 용이하다는 장점을 갖는다. 회로 제작을 위한 비선형소자로 p-HEMT가 사용되었으며, -10 dBm의 LO 전력을 인가하였을 때, 변환손실 -1 dB와 RF 전력 -15 dBm의 1-dB 억압점(compression point)이 측정되었다.

• 한국항행학회논문지
• /
• 제12권2호
• /
• pp.122-131
• /
• 2008

본 논문에서는 마이크로스트립 헤어핀 형태의 링 공진기를 이용하여 저위상 잡음을 개선한 소형화된 S 대역에 사용가능한 발진기를 설계 및 제작하였다. 기판은 고조파 특성이 우수한 유전율 ${\varepsilon}_r$=3.5 기판두께 h=20mil 금속두께 t=17um 손실 탄젠트 $tan{\delta}$=0.0025 인 TACONIC사의 RF-35를 사용하였다. 측정된 결과 발진 주파수는 2.45 GHz에서 출력전력은 20.9 dBm으로서 기존의 발진기에 비하여 상당히 높은 출력을 얻었고, 위상 잡음 특성은 100 kHz offset에서 -100.5 dBc/Hz 로서 기존의 발진기 성능과 비교하면 우수한 특성이 있음을 확인할 수 있었고, 고조파 억압 특성은 32 dBc 이상으로서 우수한 특성을 갖는 발진기임을 보여주었다. 본 논문에서 제안된 발진기의 형태를 이용하여 RFIC, MIC, MMIC 형태로 제작한다면 발진기를 소형화할 수 있을 것이며, 이 제작된 발진기는 S-밴드의 주파수원으로 이용 가능할 수 있을 것으로 사료된다.

• 전자공학회논문지SC
• /
• 제46권1호
• /
• pp.76-81
• /
• 2009

본 논문에서는 새로운 방법의 채널 시간 공유 Subranging ADC를 제안한다. 기존 Subranging ADC의 경우, 상위 비교기 블록과 하위 비교기 블록이 각각 존재 하여 면적과 파워소비가 단점을 지니고 있다. 제안하는 Subrangin ADC는 기존 Subranging ADC와 비슷하나 가장 큰 특징은 하위 ADC의 비교기가 존재하지 않는다. 하위 ADC의 비교기가 존재하지 않는 대신에 Control Switch(CS)를 사용하여 상위 ADC의 비교기를 시간차이를 두고 공유하는 형식을 보여주고 있다. 제안하는 ADC는 하위단의 비교기 블록을 제거하고 상위단의 비교기 블록과 공유하므로 기존 Subranging ADC보다 컴페레이터 숫자를 반으로 줄이며 따라서 칩 전체 면적을 40% 가량 줄인다. 동작 특성을 확인하기 위하여 $0.18{\mu}m$ 1P6M Technology 이용하여 제안된 방법으로 8bit ADC를 설계하였다. 시뮬레이션 결과, 전원전압 1.8V에서 8bit 80MS/s 특성 그리고 10mW의 낮은 전력 소모의 특성을 나타내었다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.33-38
• /
• 2004

다치 논리 패스 게이트는 다치 논리를 구성하기 위한 중요한 소자이다. 본 논문에서는, 뉴런 $MOS({\nu}MOS)$ 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용하여 4치 MIN(QMIN)/negated MIN(QNMIN) 게이트 그리고 4치 MAX(QMAX)/negated MAX(QNMAX) 게이트를 설계하였다. DPL은 입력 캐패시턴스의 증가 없이 게이트 속도를 향상 시켰다. 또한 대칭 배열과 2중 전송 특성을 갖는다. 임계 게이트는 ${\nu}MOS$ 다운 리터럴 회로(DLC)로 구성 된다. 제안된 게이트는 다양한 다치 임계 전압을 실현할 수 있다. 본 논문에서, 회로는 3V의 전원 전압을 사용하였고 0.35um N-Well 2-poly 4-metal CMOS 공정의 파라메터를 사용하였으며 모든 모의 실험은 HSPICE를 이용하였다.

• 한국통신학회논문지
• /
• 제39A권2호
• /
• pp.69-76
• /
• 2014

MIMO 시스템은 통신 시스템의 채널 용량을 증가시키기 위해서 다양한 분야에서 사용된다. 그러나 이러한 통신 시스템은 다수의 RF 단을 필요로 하기 때문에 안테나 소형화에 문제가 있다. 게다가 다수의 RF 단으로 인하여 아날로그 회로에서의 전력 소모가 증가하고, RF 단의 간섭으로 인하여 통신 효율이 심각하게 저하된다. 이러한 이유 때문에 단일 RF 단을 가지면서도 MIMO 통신이 가능한 BS-MIMO 통신 방식이 제안되었다. BS-MIMO 시스템은 기본적으로 ESPAR 안테나를 사용한다. 기존의 ESPAR 안테나는 5-element 구조를 가지고 있으며, $3{\times}3$ MIMO 전송 까지만 가능하다. 그러므로 MIMO 차원을 확장시키기 위해서는 ESPAR 안테나의 구조 확장이 필수적이다. 본 논문에서는 단일 원 형태의 ESPAR 안테나의 구조 확장을 통해서 BS-MIMO 의 차원을 기존 MIMO 기술처럼 증가시킬 수 있음을 보였다. 설계의 예로써, 13-ESPAR 안테나를 사용하면 $7{\times}7$ BS-MIMO 전송이 가능함을 보였다. 또한 기생 배열안테나의 수가 2개씩 증가할수록 전송 가능한 MIMO 차원이 일씩 증가한다.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.72-78
• /
• 2009

본 논문에서는 $0.13{\mu}m$ CMOS 공정의 이득(Kvco) 제어 지연 단을 이용한 위상동기루프에 사용되는 저 위상잡음 CMOS 링 전압제어발진기를 설계 및 제작한다. 제안하는 지연 단은 출력 단자를 잇는 MOSFET을 이용한 능동저항으로 전압제어발진기의 이득을 감소시킴으로써 위상잡음을 개선한다. 그리고 캐스코드 전류원, 정귀환 래치와 대칭부하 등을 이용한다. 제안한 전압제어 발진기의 위상잡음 측정결과는 1.9GHz가 동작 할 때, 1MHz 오프셋에서 -119dBc/Hz이다. 또한 전압제어발진기의 이득과 전력소모는 각각 440MHz/V와 9mW이다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.100-105
• /
• 2010

3GPP LTE (3rd Generation Partner Project Long Term Evolution)에 적용할 수 있는 다중대역 저잡음 증폭기를 90 nm RF CMOS 공정을 이용하여 설계하였다. 설계된 다중대역 저잡음 증폭기는 1.85-2.8 GHz 주파수 범위내의 8개 대역으로 분리돼서 동작하며, 다중대역에서의 성능 최적화를 위해 증폭기 입력단에 다중 캐패시터 어레이를 이용하여 대역에 따른 조정이 되도록 하였다. 입력 신호의 변화에 따른 증폭기의 포화를 방지하기 위해 Current Steering을 이용한 바이패스 모드를 구현하였다. 설계된 저잡음 증폭기는 1.2 V의 공급 전원에서 17 mA를 소모한다. RF 성능은 PLS (Post Layout Simulation)을 통해 검증하였다. 정상상태에서 전력이득은 26 dB, 바이패스모드에서의 전력이득은 0 또는 -6.7 dB를 얻었다. 또한, 잡음지수는 1.78dB, IIP3는 최대 이득 일 때 -12.8 dBm을 가진다.

• 대한전자공학회논문지SD
• /
• 제48권8호
• /
• pp.10-17
• /
• 2011

휴대용 전자 기기 수요가 증가하면서 저전력 회로에 대한 관심이 커지고 있다. 이와 더불어 프로세서 데이터 패스의 폭이 넓어지고, 파이프라인의 단계가 많아짐에 따라, 사용되는 플립플롭의 수가 증가하였다. 그로 인해 플립플롭의 전력 소모 및 성능이 전체 시스템에 미치는 영향이 커졌다. 또한, 반도체 공정 스케일이 점점 줄면서, 공급 전압과 문턱 전압이 감소되었고 이로 인해 노이즈가 회로에 미치는 영향이 커지고 있다. 본 논문에서는 노이즈 면역을 향상시키면서도 저전력 시스템에 사용할 수 있는 플립플롭을 제안하고자 한다. 제안한 회로는 1.2V에서 동작하는 65nm CMOS 공정으로 구현하였다.