• 한국정보통신학회논문지
• /
• 제16권6호
• /
• pp.1242-1249
• /
• 2012

본 논문에서는 미래의 온칩통신 구조로 각광받고 있는 NoC의 GALS 클럭 구조에서 불안정 상태를 제거하기 위한 위상차 동기방법과 위상차 동기회로를 제안한다. 제안된 방법은 송신부의 클럭을 입력 스트로브 신호로 사용하고, 송수신부 클럭의 위상차가 불안정 상태 영역에 존재하더라도 샘플링 결과 값에 따라 클럭의 상승 모서리 또는 하강 모서리 중의 하나를 선택하여 불안정 상태를 피할 수 있다. 고장을 삽입한 로직 시물레이션을 통하여 $0^{\circ}{\sim}360^{\circ}$ 위상차에서 불안정 상태에 관계없이 위상차 클럭 동기회로가 잘 동작함을 확인하였다. 그리고 제안된 위상차 클럭 동기회로는 위상 검출기가 필요하지 않아 제어가 간단하며, 모든 회로가 디지털 회로로 구성되어 NoC의 클럭 동기회로에 적합하다.

• 한국음향학회지
• /
• 제9권2호
• /
• pp.61-69
• /
• 1990

디지틀 통신에서 매우 중요한 문제인 비트 동기화(bit synchronization)를 기저대역(baseband)의 PAM 신호에 대하여 weighted least square 추정 기법과 등가인 Gauss-Markov 추정 기법을 연구하였다. 백색 가우시안 확류분포를 갖는 잡음하에서, 천이 위상(Transition phase)과 데이터 레벨의 추정을 2차원적으로 동시에 수행하여 수신단에서 완전한 신호를 복원하는, 검파기 포함형의 비트 동기화기(synchronizer) 실현에 관한 연구를 수행하였다. 컴퓨터 시물레이션으로 실현성을 확인하였으며, 기존의 대표적 비트 동기화 방식인 maximum likelihood 추정 이론에 근거한 DTTL(digital data transition tracking loop)와 그리고 minimum likelihood 추정 기법에 근거한 방식과의 추정 오차성능을 비교 평가하였다.

• 전기학회논문지
• /
• 제67권7호
• /
• pp.816-823
• /
• 2018

The Auto-synchronizer is essential equipment for synchronizing a generator to the power system. It is performing that measurement of the magnitude, frequency and phase of the voltage signal of the power system and generator. It is important to select the appropriate measurement algorithm for preventing various problem such as mechanical stress and Electrical problem. Teager Energy Operator(TEO) and Discrete separation algorithm(DESA) is measurable the instantaneous parameters of a sine wave using 5 samples and can be measured at a fast and with a simple operation. Therefore it has many advantages in measuring the parameters. In this paper, it confirmed measurement results using matlab simulations when there are synchronized in order of frequency, magnitude. Also it presented methods using digital filters and sample intervals to improve accuracy.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.481-487
• /
• 2013

리더의 실제 명령인 payload 데이터의 시작지점을 찾아내는 비트 동기화를 위해 RFID 태그 수신부는 프리앰블을 이용한다. 국제 표준에 의해 RFID PJM(phase jitter modulation) 모드는 MFM(modified frequency modulation) 플래그를 프리앰블로 사용한다. 최근, PJM 모드 태그가 여러 개의 코릴레이터를 이용하여 비트 동기를 수행하는 기법이 발표되었다. 본 논문에서는 coarse synchronization 이후 violation 비트를 이용해서 fine synchronization을 수행하는 새로운 비트 동기화 기법을 제안한다. 시뮬레이션을 통해 제시된 기법이 하드웨어의 복잡도는 낮추면서 기존에 제시된 시스템과 거의 유사한 동기 및 복조 성능을 가짐을 보인다.

• 한국전자통신학회논문지
• /
• 제9권12호
• /
• pp.1345-1352
• /
• 2014

최근에 SoC 버스구조의 대안으로 NoC가 대두되고 있으며, NoC에서 다중클럭이 사용되어 클럭의 주파수는 같지만 clock skew 등으로 인한 위상차이가 발생하므로 데이터 전송 시에 클럭에 대한 동기회로가 사용되고 있다. 본 논문에서는 NoC 클럭의 위상차가 발생하는 경우 데이터의 손실이 발생할 수 있는 불안정상태 (metastability)를 정의하고 분석한다. 180nm CMOS 공정 파라미터를 사용하여 래치와 플립플롭을 설계하고, 1GHz 클럭을 사용하여 모의실험을 수행하였다. 모의실험 결과에서 출력에 로직 1과 0이 아닌 중간 값을 가지는 불안정상태를 래치와 플립플롭에서 확인하였다. 그리고 불안정상태 값이 상당히 긴 시간 동안 존재하여 온도, 공정변수, 전원 크기 등의 주변 환경에 의하여 출력 값이 변할 수 있어 입력값을 손실할 수 있다는 것을 확인하였으며, 이러한 결과는 NoC에서 위상차 동기회로 설계 시에 유용하게 사용될 수 있을 것이다.

• 한국ITS학회 논문지
• /
• 제10권2호
• /
• pp.77-83
• /
• 2011

본 논문에서는 18000-3 모드 3로 국제표준화된 13.56MHz RFID PJM(Phase Jitter Modulation) 모드 태그의 동기부 및 복조부 설계를 위해서 최근에 제안된 동기, 복조 알고리즘을 최적화하여 설계하고 구현하는 과정을 보인다. 두 알고리즘을 분석하여 불필요한 레지스터 사용을 최소화하고 국제표준에 근거하여 구현하며, 시뮬레이션 및 테스트는 모델심(Modelsim)과 알테라(Altera) FPGA를 이용하여 검증한다. 3개의 상관기로 구성된 동기부를 구현하기 위해서 총 1,024(16bit ${\times}$ 64cycle)개의 레지스터를 사용하고, 2개의 상관기를 갖는 복조부를 구현하기 위해서 128(2bit ${\times}$ 64cycle)개의 레지스터를 사용한다. 마지막으로 동기부, 복조부를 연동시켜 시뮬레이션을 수행하여, 잡음환경에서 SNR -2dB일 경우에 는 87%의 성공률을, 4dB 이상일 경우에는 100% 성공함을 보인다.

• 한국통신학회논문지
• /
• 제15권12호
• /
• pp.1044-1052
• /
• 1990

비트 동기화(bit synchronization)를 기저 대역의 PAM 신호에 대하여 weighted least square 추정 기법과 등가인 Gauss Markov 추정을 이용하여 연구하였다. 백색 가우시안 확률 분포를 갖는 잡음하에서, 천이 위상과 데이터 레벨의 추정을 2차원적으로 동시에 수행하여 수신단에서 완전한 신호를 복원하는, 검파기 포함형의 비트 동기화기(synchronizer) 실현에 관한 연구를 수행하였다. 컴퓨터 시뮬레이션으로 실현성을 확인하였으며, 기존의 대표적 동기화 방식인 maximum likehood 추정 이론에 근거한 DTTL(digital data transition tracking loop)와 그리고 minimum likehood 추정 기법에 근거한 방식과의 추정 오차 성능을 비교 평가하였다.

• Journal of Communications and Networks
• /
• 제14권5호
• /
• pp.501-509
• /
• 2012

This paper proposes a joint timing synchronization, channel estimation, and data detection for the impulse radio ultra-wideband systems. The proposed timing synchronizer consists of coarse and fine timing estimation. The synchronizer discovers synchronization points in two stages and performs adaptive threshold based on the maximum pulse averaging and maximum (MAX-PA) method for more precise synchronization. Then, iterative channel estimation is performed based on the discovered synchronization points, and data are detected using the selective rake (S-RAKE) detector employing maximal ratio combining. The proposed synchronizer produces two signals-the start signal for channel estimation and the start signal for start frame delimiter (SFD) detection that detects the packet synchronization signal. With the proposed synchronization, channel estimation, and SFD detection, an S-RAKE receiver with binary pulse position modulation binary phase-shift keying modulation was constructed. In addition, an IEEE 802.15.4a channel model was used for performance comparison. The comparison results show that the constructed receiver yields high performance close to perfect synchronization.

• 한국전자통신학회논문지
• /
• 제10권10호
• /
• pp.1123-1130
• /
• 2015

NoC는 SoC의 IP 코어들 사이에서 통신하는 시스템으로 기존의 버스 시스템이나 크로스바 상호연결 시스템보다 월등히 향상된 성능을 제공한다. 그러나 NoC의 송신부와 수신부 사이에서 데이터 이동 시에 송신부와 수신부 사이에 발생하는 불안정 상태(metastability)는 극복하기 위하여 동기회로가 필요하다. 본 논문에서는 신호 영역 발생기, 선택 신호 발생기와 데이터 버퍼로 구성된 새로운 위상차 동기회로를 설계하였다. 불안정 상태가 없는 선택구간을 구하기 위하여 전송된 클럭을 지연하는 회로가 사용되며, 전송클럭과 지역 클럭을 비교하여 선택신호를 발생한다. 제안된 위상차 동기회로는 선택신호 값에 의하여 지역클럭의 상승 또는 하강 모서리 중의 하나를 선택하여 불안정 상태를 제거한다. 모의실험 결과는 제안된 위상차 동기회로가 전송된 클럭과 지역 클럭의 어떤 위상차에서도 잘 동작하는 것을 보여 주었다.

• 대한조선학회논문집
• /
• 제53권5호
• /
• pp.371-379
• /
• 2016

In the ship design process, ship motion and propulsion performance in sea waves became very important issues. Especially, prediction of ship propulsion performance during real operation is an important challenge to ship owners for economic operation in terms of fuel consumption and route-time evaluation. Therefore, it should be considered in the early design stages of the ship. It is thought that the averaged value and fluctuation of effective inflow velocity to the propeller have a great effect on the propulsion performance in waves. However, even for the nominal velocity distribution, very few results have been presented due to some technical difficulties in experiments. In this study, flow measurements near the propeller plane using a stereo PIV system were performed. Phase-averaged flow fields on the propeller plane of a KVLCC2 model ship in waves were measured in the towing tank by using the stereo PIV system and a phase synchronizer with heave motion. The experiment was carried out at fully loaded condition with making surge, heave and pitch motions free at a forward speed corresponding to Fr=0.142 (Re=2.55×106) in various head waves and calm water condition. The phase averaged nominal velocity fields obtained from the measurements are discussed with respect to effects of wave orbital velocity and ship motion. The low velocity region is affected by pressure gradient and ship motion.