• 제목/요약/키워드: PTL

검색결과 35건 처리시간 0.031초

새로운 복합모드로직과 사인선택 Booth 인코더를 이용한 고성능 32$\times$32-bit 곱셈기의 설계 (Design of a High Performance 32$\times$32-bit Multiplier Based on Novel Compound Mode Logic and Sign Select Booth Encoder)

  • 김진화;송민규
    • 대한전자공학회논문지SD
    • /
    • 제38권3호
    • /
    • pp.205-210
    • /
    • 2001
  • 본 논문에서는 CMOS 로직과 pass-transistor logic(PTL)의 장점만을 가진 새로운 복합모드로직(Compound Mode Logic)을 제안하였다. 제안된 로직은 VLSI설계에서 중요하게 부각되고 있는 저전력, 고속 동작이 가능하며 실제로 전가산기를 설계하여 측정 한 결과 복합모드 로직의 power-delay 곱은 일반적인 CMOS로직에 비해 약 22% 개선되었다 제안한 복합모드 로직을 이용하여 고성능 32×32-bit 곱셈기를 설계 제작하였다. 본 논문의 곱셈기는 개선된 사인선택(Sign Select) Booth 인코더, 4-2 및 9-2 압축기로 구성된 데이터 압축 블록, 그리고 carry 생성 블록을 분리한 64-bit 조건 합 가산기로 구성되어 있다. 0.6um 1-poly 3-metal CMOS 공정을 이용하여 제작된 32×32-bit 곱셈기는 28,732개의 트랜지스터와 1.59×l.68 ㎜2의 면적을 가졌다. 측정 결과 32×32-bit 곱셈기의 곱셈시간은 9.8㎱ 이었으며, 3.3V 전원 전압에서 186㎽의 전력 소모를 하였다.

  • PDF

PBB-TE 기반의 패킷전송시스템에서 멀티캐스트 서비스와 계층적 QoS 구현 (Point-to-Multipoint Services and Hierarchical QoS on PBB-TE System)

  • 이원경;최창호;김선미
    • 한국통신학회논문지
    • /
    • 제37권6B호
    • /
    • pp.433-442
    • /
    • 2012
  • We have proposed a solution to multicast services and an advanced quality of service (QoS) mechanism on a packet transport system (PTS) based on PBB-TE. The point-to-multipoint (PtMP) connection in the PBB-TE system have been realized by grouping point-to-point (PtP) PTL trunks and mapping a BSI onto the PtP PTL trunks using a multicast backbone destination address. To provide end-to-end QoS of the PtMP services, the hierarchical QoS scheme for backbone service instances and connection-oriented paths has been implemented in the PTS. For providing different capabilities for service selection and priority selection, the PTS offers to customers three basic types of the port-based, C-tagged, and S-tagged service interface defined by the IEEE 802.1ah. To offer to customers different capabilities of the layer 3 applications and services, moreover, an IP-flow service interface have been added. In order to evaluate traffic performance for PtMP services in the PTS, the PtMP throughputs for the link capacity of 1 Gbps at the four service interfaces were measured in the leaves of the ingress edge node, the transit node, and the egress edge node. The throughputs were about 96 % because the B-MAC overhead of 22 bytes occupies 4% of the 512-byte packet. The QoS performance is ability to guarantee an application or a user a required bandwidth, and could be evaluated by the accuracy of policing or shaping. The accuracy of the policing scheme and the accuracy of the shaping scheme were 99% and 99.3% respectively.

태수술에 대한 이해와 구순구개열 환자에서의 적용 (Understanding of Fetal Surgery and Application to the Cleft Lip and Palate Patient)

  • 김성민;박정민;명훈;최진영;이종호;정필훈;김명진
    • 대한구순구개열학회지
    • /
    • 제11권2호
    • /
    • pp.49-58
    • /
    • 2008
  • The development of fetal surgery has led to promising options for many congenital malformations, such as congenital diaphragmatic hernia (CDH), obstructive uropathy, twin-to-twin transfusion syndrome (TTTS), and sacrococcygeal teratoma. However, preterm labor (PTL) and premature rupture of membranes continue to be uniquitous risks for both mother and fetus. To reduce maternal morbidity and the risk of prematurity, minimal access techniques were developed and are increasingly employed recently. Lift-threatening diseases as well as severely disabling but not life-threatening conditions are potentially amenable to treatment. Recently, improvement of video-endoscopic technology has boosted the development of operative techniques for feto-endoscopic surgery, which has been demonstrated to be less invasive than the open approach. Fetal surgery for repair of cleft lip and palate, a congenital anomaly which is not life threatening, is inappropriate until such time that the benefits are shown to outweigh the risks of both the procedure itself and preterm delivery. Further animal studies will be needed before intrauterine surgery for humans should be considered. For the better understanding of recent techniques and complications associated with fetal intervention of congenital facial defect patients, we reviewed recent related articles about the current knowledge and new perspectives of experimental fetal fetal surgery in the cleft lip and palate defects.

  • PDF

물 전기분해에 의한 수소제조 기술 (Hydrogen Production Systems through Water Electrolysis)

  • 황갑진;최호상
    • 멤브레인
    • /
    • 제27권6호
    • /
    • pp.477-486
    • /
    • 2017
  • 수소는 산업용 전력생산, 자동차용 연료 등을 위한 대체가능한 에너지 담체로 인식되고 있다. 미래 저탄소 에너지 시스템에서 에너지 저장은 전력 수요에 유연하지 않거나 간헐적인 공급의 균형을 이루기 위한 중추적인 역할을 담당할 수 있을 것이다. 수소는 에너지 담체로서 전기에너지를 화학에너지로, 화학에너지를 전기에너지로 변환할 수 있는 에너지 저장 방법 중의 하나이다. 수소제조 방법 중에서, 특히, 물의 전기분해를 이용한 방법은 신재생 에너지원과의 접목을 고려할 때 가장 효율적이고 실용적인 방법으로 여겨지고 있다. 물 전기분해 수소제조 기술은 전기를 이용하여 수소를 물로부터 직접 제조하는 방법으로, 화석연료 이용 제조방법과 비교하여 수소를 제조할 때 지구환경 오염물질인 이산화탄소의 배출이 없다. 수소제조 방법 중의 하나인 물 전기분해의 원리와 물 전기분해의 종류인 알칼리 수전해(AWE, alkaline water electrolysis), 고분자 전해질막 수전해(PEMWE, polymer electrolyte membrane water electrolysis), 고온 수증기 전기분해(HTSE, high temperature steam electrolysis)에 대하여 분석하고자 하였다. 물 전기분해는 수소제조 방법의 하나로 연구가 진행되고 있으며, 최근에는 PTG (power to gas)와 PTL (power to liquid) 시스템의 요소기술로도 주목을 받고 있다. 본 총설에서는 물 전기분해에 대한 원리와 종류, 특히 알칼리 수전해에 대한 최근 연구동향에 대해 설명하였다.

새로운 복합 모드 로직과 사인 선택 Booth 인코더를 이용한 고성능 32*32-bit 곱셈기의 설계 (Design of a high performance 32*32-bit multiplier based on novel compound mode logic and sign select booth encoder)

  • 송민규
    • 대한전자공학회논문지SD
    • /
    • 제38권3호
    • /
    • pp.51-51
    • /
    • 2001
  • 본 논문에서는 CMOS 로직과 pass-transistor logic(PTL)의 장점만을 가진 새로운 복합모드로직(Compound Mode Logic)을 제안하였다. 제안된 로직은 VLSI설계에서 중요하게 부각되고 있는 저전력, 고속 동작이 가능하며 실제로 전가산기를 설계하여 측정 한 결과 복합모드 로직의 power-delay 곱은 일반적인 CMOS로직에 비해 약 22% 개선되었다 제안한 복합모드 로직을 이용하여 고성능 32×32-bit 곱셈기를 설계 제작하였다. 본 논문의 곱셈기는 개선된 사인선택(Sign Select) Booth 인코더, 4-2 및 9-2 압축기로 구성된 데이터 압축 블록, 그리고 carry 생성 블록을 분리한 64-bit 조건 합 가산기로 구성되어 있다. 0.6um 1-poly 3-metal CMOS 공정을 이용하여 제작된 32×32-bit 곱셈기는 28,732개의 트랜지스터와 1.59×l.68 ㎜2의 면적을 가졌다. 측정 결과 32×32-bit 곱셈기의 곱셈시간은 9.8㎱ 이었으며, 3.3V 전원 전압에서 186㎽의 전력 소모를 하였다.

An Exact Splitting Algorithm for a 4-Class-Based Dedicated Linear Storage Problem

  • Yang, Moon-Hee;Choi, Chang-Hwan;Kim, Hee
    • Management Science and Financial Engineering
    • /
    • 제17권2호
    • /
    • pp.23-37
    • /
    • 2011
  • In this paper, we address a layout design problem for determining an optimal 4-class-based dedicated linear storage layout in a class of unit load storage systems. Assuming that space requirement for a class is the sum of the maximum inventory levels of products assigned to the class, and that one-way travel time is a linear function of storage index, we formulate a 4-class-based dedicated linear storage problem PTL[4] and provide an exact splitting algorithm with $O(n{\lceil}logn{\rceil})$. Our algorithms could be applied to more than a 4-class-based dedicated storage layout problem with slight modification in order to reduce computational execution time.

승/감산 연산방법의 개선 및 PTL회로설계 기법을 이용한 저전력 MAC의 구현 (An Implementation of Low Power MAC using Improvement of Multiply/Subtract Operation Method and PTL Circuit Design Methodology)

  • 심기학;오익균;홍상민;유범선;이기영;조태원
    • 대한전자공학회논문지SD
    • /
    • 제37권4호
    • /
    • pp.60-70
    • /
    • 2000
  • 시스템 설계의 각 단계에서 저전력 설계기법을 적용하여 8×8+20비트의 MAC을 설계하였다. 알고리듬레벨에서는 MAC의 중요한 명령어 중의 하나인 승/감산연산을 위한 하드웨어의 설계에서 기존의 방식에 비하여 트랜지스터를 감소할 수 있는 새로운 기법을 제안하였으며, 회로 레벨에서는 동일한 로직을 CMOS로 구현한 경우보다 PDP(power-delay-product) 측면에서 우수한 성능을 가지는 NMOS pass-transistor 로직으로 구성된 새로운 Booth 셀렉터 회로를 제안하였다. 구조 레벨에서 최종단 덧셈기는 전력소모, 동작속도, 면적, 설계 규칙성 측면에서 가장 우수한 ELM 덧셈기를 사용하였고, 레지스터는 비트당 트랜지스터의 수가 적은 동적 CMOS 단일모서리 천이 플립플롭을 적용하였다. 동작속도를 높이기 위한 방법으로는 2단 파이프라인 구조를 적용했으며, Wallace 트리 블록에 고속 4:2 압축기를 이용하였다. 0.6㎛ 단일폴리, 삼중금속 CMOS 공정으로 설계된 MAC은 모의실험 결과 곱셈 연산시 최대 200㎒ 3.3V에서 35㎽의 전력을 소모하였고, MAC 연산시 최대 100㎒에서 29㎽의 전력을 소모하였다.

  • PDF

Novel Pass-transistor Logic based Ultralow Power Variation Resilient CMOS Full Adder

  • Guduri, Manisha;Islam, Aminul
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권2호
    • /
    • pp.302-317
    • /
    • 2017
  • This paper proposes a new full adder design based on pass-transistor logic that offers ultra-low power dissipation and superior variability together with low transistor count. The pass-transistor logic allows device count reduction through direct logic realization, and thus leads to reduction in the node capacitances as well as short-circuit currents due to the absence of supply rails. Optimum transistor sizing alleviates the adverse effects of process variations on performance metrics. The design is subjected to a comparative analysis against existing designs based on Monte Carlo simulations in a SPICE environment, using the 22-nm CMOS Predictive Technology Model (PTM). The proposed ULP adder offers 38% improvement in power in comparison to the best performing conventional designs. The trade-off in delay to achieve this power saving is estimated through the power-delay product (PDP), which is found to be competitive to conventional values. It also offers upto 79% improvement in variability in comparison to conventional designs, and provides suitable scalability in supply voltage to meet future demands of energy-efficiency in portable applications.

암환자에게 반코마이신의 집단약물동태학 모델연구 (Population Pharmacokinetic Modeling of Vancomycin in Patients with Cancer)

  • 최준식;민영돈;범진필
    • 약학회지
    • /
    • 제43권2호
    • /
    • pp.160-168
    • /
    • 1999
  • The purpose of this study was to determine pharmacokinetic parameters of vancomycin using peak and trough plasma level (PTL) and Bayesian analysis in 20 Korean normal volunteers, 16 gastric cancer and 12 lymphoma patients and also using the compartment model dependent (nonlinear least squares regression: NLSR) and compartment model independent (Lagrange) analysis in 10 ovarian cancer patients. Nonparametric expected maximum (NPEM) algorithm for calculation of the population pharmacokinetic parameters was used, and these parameters were applied for clinical pharmacokinetic parameters by Bayesian analysis. Vancomycin was administered as dose of 1.0 g every 12 hrs for 3 days by IV infusion over 60 minutes in normal volunteers, gastric cancer and lymphoma patients. Population pharmacokinetic parameters, K and Vd in gastric cancer and lymphoma patients using NPEM algorithm were $0.158{\pm}0.014{\;}hr^{-1},{\;}0.630{\pm}0.043{\;}L/kg{\;}and{\;}0.131{\pm}0.0261{\;}hr^{-1},{\;}0.631{\pm}0.089{\;}L/kg$ respectively. The K and Vd in gastric cancer and lymphoma patients using Bayesian analysis were $0.151{\pm}0.027,{\;}0.126{\pm}0.056{\;}hr^{-1}{\;}and{\;}0.62{\pm}0.105,{\;}0.63{\pm}0.095{\;}L/kg$. The K and Vd in ovarian cancer patient using the NLSR and Lagrange analysis were $0.109{\pm}0.008,{\;}0.126{\pm}0.012{\;}hr^{-1}{\;}and{\;} 0.76{\pm}0.08,{\;}0.69{\pm}0.19{\;}L/kg$, respectively. It is necessary for effective dosage regimen of vancomycin in cancer patients to use these population parameters.

  • PDF

L-band 산업용 가속기 RF 증폭기의 전원장치를 위한 제어기 개발 (Klystron and Modulator Controller for L-band Industrial Accelerator System)

  • 권세진;손윤규;장성덕;오종석;조무현;남궁원;정기형;이경태;박상욱
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 제38회 하계학술대회
    • /
    • pp.1468-1469
    • /
    • 2007
  • 포항가속기 연구소에서는 RIS 프로젝트 사업과제의 일환인 L-band 산업용 전자빔 가속기의 제작 및 기술개발 연구를 철원의 물리기술연고소 주관으로 수행하고 있다. L-band 산업용 전자빔 가속기는 전자빔에 의한 고분자개질 공정, 농수산물의 멸균 및 의료기기의 멸균 등에 적용이 가능하다. 포항가속기연구소에서는 10 MeV급 산업용 전자빔 조사장치에 적용되는 RF증폭기용 펄스 전원장치인 모듈레이터를 설계, 제작을 하였다. 펄스 전원장치인 이 모듈레이터 시스템은 평균 출력 60 kW, 펄스폭 7 us, 펄스반복율 300 Hz의 L-band 상업용 RF 증폭기 전원장치이며, RF 증폭기로 사용되는 클라이스트론은 Thales 사의 TV2022D를 사용하였다. 본 논문에서는 펄스 전원장치인 모듈레이터의 운전과 인터록을 위한 제어장치의 개발과 제작에 대하여 논하고자 한다.

  • PDF