• 에너지공학
• /
• 제25권1호
• /
• pp.76-85
• /
• 2016

본 연구에서는 병참연료인 가솔린을 연료프로세서의 연료로 선택하여 광범위한 온도범위에서도 적용가능한 시동 및 제어 전략을 제시하였다. 가솔린 연료프로세서는 시동 초기 단계에서 연소 방식으로 상온상태의 자열개질기 촉매를 라이프온도까지 가열시킨다. 안정적인 가솔린-공기 혼합기체의 점화를 위하여 유동방향 기준 촉매 하단에 글로우 플러그를 설치하였다. 자열개질기가 촉매반응을 시작하면 가솔린 연료프로세서의 개질기는 정상상태까지 POX 모드, 부분 ATR 모드, 완전 ATR 모드 순으로 운전된다. 최종적으로 확립된 시동 및 제어 전략은 상온 및 저온 환경에서 가솔린 연료프로세서의 실제 실험을 통해 타당성을 확인하였다. 그 결과 가솔린 연료프로세서는 상온 및 저온에서 40분 이내에 정상상태에 도달하여 수소 37 ~ 42 vol.%(dry basis), 일산화탄소 0.3 vol.%의 개질가스를 생성할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제23권2호
• /
• pp.37-42
• /
• 2016

전력가격의 상승으로 데이터센터의 운영비 부담이 늘어나는 가운데, 슈퍼컴퓨터에 저전력 프로세서를 사용하여 데이터센터의 전력소모를 감소시키는 연구가 활발하다. 일반적으로 모바일 기기 등의 운용환경을 기준으로 신뢰성 평가가 이루어지는 저전력 프로세서를 슈퍼컴퓨터에 사용하는 경우 상대적으로 가혹한 운용환경으로 인해 물리적, 기계적 신뢰성 문제가 발생할 수 있다. 이 논문은 슈퍼컴퓨터 운용 환경을 바탕으로 저전력 프로세서 패키지의 수명을 평가하였다. 먼저 문헌조사, 고장모드 및 치명도 분석을 통해 저전력 프로세서 패키지의 주요 고장원인으로 온도 사이클을 선정하였다. 부하-온도 관계를 확인하기 위해 단계적인 부하를 가하며 프로세서의 온도를 측정하였다. 가장 보수적인 운용조건을 가정하고 온도 사이클에 관련된 고장물리 모델을 이용한 결과 저전력 프로세서 패키지의 기대수명은 약 3년 이하로 예측되었다. 실험 결과를 바탕으로 저전력 프로세서 패키지의 기대수명을 향상하는 방법을 제시하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.1023-1024
• /
• 2015

본 논문에서는 Galois체에 기초를 둔 고효율 산술연산기 구성에 관한 한가지 방법을 제안하였다. 제안한 연산기는 기존의 방법에 비해 좀 더 규칙적이고 확장성이 용이한 이점이 있으며, 또한, 각종 멀티미디어 하드웨어 구성시의 기본인 연산기로 적용 및 응용할 수 있다. 향 후 연구과제로는 좀 더 콤팩트하고 효과적인 산술연산 알고리즘의 도출이 필요하며, 이에 논리연산기를 접목하여 산술연산 및 논리연산을 수행하는 연산전용 프로세서의 개발이 필요하다.

• Journal of information and communication convergence engineering
• /
• 제6권3호
• /
• pp.285-288
• /
• 2008

Most of multimedia processors for 2D/3D graphics acceleration use a lot of integer/floating point arithmetic units. We present a new architecture with an efficient ALU, built in a smaller chip size. It reduces instruction cycles significantly based on a foundation of multi-thread operation, variable length instruction words, dual phase operation, and phase instruction's coordination. We can decrease the number of instruction cycles up to 50%, and can achieve twice better performance.

• 정보와 통신
• /
• 제6권1호
• /
• pp.62-68
• /
• 1989

TDX-1A의 유지보수 및 운용관리 프로세서는 8비트 프로세서 사용에 따른 성능상의 제약과 프로그램 체계상의 문제점이 있어 TDX-1B에서는 호처리에 직접 영향을 미치지 않는 SAP, SMP 및 IOIP를 32비트 프로세서로 통합하여 유지보수 및 운용관리를 체계화함과 동시에 이에 관련된 기능을 보완한 OMP(Operation and Maintenance Processor)를 개발하였다.

• 전기의세계
• /
• 제32권8호
• /
• pp.486-493
• /
• 1983

기존 Echo제거기의 여파기계수를 binary representation할 때 bit수를 줄이기 위하여 자동이득 조절기를 사용한 새로운 Echo제거기를 제안하였다. 적응여파기 계수수가 55이고 .rho.e=16dB, P/S.leq. dB일때 P.leq.0 dB, S>-42 dB인 경우 새echo제거기는 20bit로서 8bit로 규격화된 디지탈 Processor 또는 기억소자등을 사용하면 30%의 bit절약을 가져온다. 수학적 operation은 대단히 경미하게 증가하며 수렴속도도 훨씬 빠르다.

• 한국인터넷방송통신학회논문지
• /
• 제17권6호
• /
• pp.161-167
• /
• 2017

최근 소형 레이더는 다양한 운용환경에서 대응하기 위하여 소형화와 저전력화를 추진한다. 또한 한번의 타격으로 표적의 시스템을 무능화시키기 위해 높은 거리해상도를 갖는 소형 밀리미터파 레이더 개발을 요구한다. 본 논문에서는 소형 밀리미터파 레이더에서 사용할 수 있는 신호처리기를 설계하고 구현하였다. 소형 밀리미터파 레이더를 위한 신호처리기는 소형화와 저전력화를 위해 디지털 IF(Intermediate Frequency) 수신기와 실시간 FFT 연산이 가능한 DFT(Discrete Fourier Transform) 모듈을 설계하였다. 또한 소형 밀리미터파 레이더의 수신 경로에서 발생할 수 있는 신호의 왜곡을 보정하기 위한 수단으로 FPGA(Field Programmable Gate Array)와 DAC(Digital Analog Converter)를 활용하여 시스템에서 사용하는 RF(Radio Frequency) 신호를 생성할 수 있도록 하였다. 마지막으로 성능시험을 통해 구현한 신호처리기를 검증하였다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.56-70
• /
• 2010

현실감 있는 3차원 그래픽 영상을 지원하기 위해서는 3차원의 그래픽 데이터를 기반으로 사실감을 부여하여 2차원 영상을 생성하는 렌더링 기술과 방대한 양의 데이터에 대해 복잡한 연산을 효율적으로 처리할 수 있는 고성능 그래픽 프로세서가 요구된다. 이로 인해 그래픽 하드웨어는 급속히 발전하였고 기존에 실시간 처리가 불가능했던 여러 고급 렌더링 효과들을 가능하게 하고 있다. 과거에 비해 셰이딩 기술이 발전하면서 사실적인 영상의 렌더링이 가능하게 되었으나 아직 많은 계산 시간을 필요로 하고 있다. 실사와 같은 영상을 빠르게 처리하기 위해서 그래픽 프로세서는 많은 데이터에 대해 복잡한 부동소수점 연산을 효율적으로 처리 할 수 있도록 다수의 연산유닛이 집적되는 방향으로 발전하고 있다. 본 논문에서는 프로그램어블 통합 셰이더 프로세서에서 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위해 특수 함수 유닛을 설계하고 구현하였다. 설계한 특수 함수 유닛에 대해 기능적 레벨의 시뮬레이션을 하여 동작을 검증 하였으며, FPGA Virtex-4(xc4vlx200)에 구현하여 하드웨어 리소스 사용율과 동작속도를 확인 하였다.

• 한국정보통신학회논문지
• /
• 제10권5호
• /
• pp.865-870
• /
• 2006

셀룰러 신경회로망(Cellular Neural Networks: CNN)은 그 구조가 간단함에도 불구하고 강력한 연산능력을 가지고 있어 영상처리에 이용되어 왔다. 그러나 실제의 대규모 영상에 포함된 화소의 양과 같은 막대한 셀들을 필요로 하는 CNN하드웨어를 구현하는 것은 불가능하다. 본 논문에서는 시 다중화 처리 기법으로 대규모 실영상을 처리할 수 있는 $5\times5$ CNN 하드웨어와 전 후 처리기를 구현하였다. 구현된 $5\times5$ CNN 하드웨어와 전 후 처리기의 성능을 평가하기 위해 $ 레나영상에 대해 윤곽선 검출을 수행하였으며, 약 4,000번의 시다중화 블록처리와 각 블록 마다 10번의 제어 펄스에 의한 파이프라인 동작에 의해 영상처리가 수행되었다. 따라서 본 논문에서 구현된 $5\times5$ CNN 하드웨어와 전 후 처리기를 실영상 처리에 이용할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.289-292
• /
• 2008

본 논문에서는 OpenRISC 프로세서의 성능 및 전력 소모 개선을 위해 동적 분기예측 기법, 사원 집합연관 캐시 구조, ODC를 이용한 클럭 게이팅 기법을 제안한다. 동적 분기 예측 기법은 분기 명령에 대해 다음에 실행될 명령에 대한 예측 주소를 저장하는 BTB를 사용하였다. 사원 집합연관 캐시는 네 개의 메모리 블록을 한 개의 캐시 블록에 사상되는 구조로 되어있어 직접사상 캐시에 비해 접근 실패율이 낮다. ODC를 이용한 클럭게이팅 기법은 논리합성 개념인 무관조건의 입출력 ODC조건을 찾아 클럭 게이팅 로직을 삽입함으로써 동적 소비전력을 줄일 수 있다. 테스트 프로그램을 이용하여 제안한 기법들을 적용한 OpenRISC 프로세서의 성능을 측정한 결과, 기존 프로세서 대비실행시간이 8.9% 향상 되었고, 삼성 $0.18{\mu}m$ 라이브러리를 이용하여 동적 전력을 측정한 결과, 기존 프로세서 대비 소비전력을 13.9% 이상 감소하였다.