• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.145-145
• /
• 2008

High-k materials have been paid much more attention for their characteristics with high permittivity to reduce the leakage current through the scaled gate oxide. Among the high-k materials, $ZrO_2$ is one of the most attractive ones combing such favorable properties as a high dielectric constant (k= 20 ~ 25), wide band gap (5 ~ 7 eV) as well as a close thermal expansion coefficient with Si that results in good thermal stability of the $ZrO_2$/Si structure. During the etching process, plasma etching has been widely used to define fine-line patterns, selectively remove materials over topography, planarize surfaces, and trip photoresist. About the high-k materials etching, the relation between the etch characteristics of high-k dielectric materials and plasma properties is required to be studied more to match standard processing procedure with low damaged removal process. Among several etching techniques, we chose the inductively coupled plasma (ICP) for high-density plasma, easy control of ion energy and flux, low ownership and simple structure. And the $BCl_3$ was included in the gas due to the effective extraction of oxygen in the form of $BCl_xO_y$ compounds. During the etching process, the wafer surface temperature is an important parameter, until now, there is less study on temperature parameter. In this study, the etch mechanism of $ZrO_2$ thin film was investigated in function of $Cl_2$ addition to $BCl_3$/Ar gas mixture ratio, RF power and DC-bias power based on substrate temperature increased from $10^{\circ}C$ to $80^{\circ}C$. The variations of relative volume densities for the particles were measured with optical emission spectroscopy (OES). The surface imagination was measured by scanning emission spectroscope (SEM). The chemical state of film was investigated using energy dispersive X-ray (EDX).

• 마이크로전자및패키징학회지
• /
• 제13권3호
• /
• pp.47-51
• /
• 2006

디바이스의 고집적화로 인한 다층 배선구조로 인해 초점심도가 중요해짐에 따라 표면의 평탄도가 디바이스에 매우 큰 영향을 주게 되어, 표면의 평탄도를 결정지어주는 CMP(Chemical Mechanical Polishing) 공정이 매우 중요한 요소가 되었다. CMP 공정에는 슬러리, 연마패드, 컨디셔닝 디스크와 같은 소모품들이 사용된다. 이러한 소모품 중 하나인 컨디셔닝 디스크를 이용한 컨디셔닝 공정은 CMP 공정이 끝난 후 패드의 기공과 groove 내에 잔류 하는 화학반응물이나 슬러리와 같은 잔유물들을 컨디셔닝 디스크 표면에 부착되어 있는 다이아몬드를 이용하여 제거 함으로써 연마율을 높이고, 연마 패드의 수명을 증가 시켜주는 역할을 한다. 컨디셔닝 공정을 실시함으로써 연마 패드의 수명이 연장되기 때문에 경제적인 부분에서도 큰 이점을 가지게 된다. 본 연구에서는 이러한 CMP 공정에서 중요한 역할을 하는 소모품 중 하나인 컨디셔닝 디스크 표면에 존재하는 다이아몬드의 밀도, 형상 그리고 크기에 따라 연마 패드의 회복력 변화를 알아봄으로써 효율적인 컨디션닝 디스크의 특성을 평가해 보았다.

• 마이크로전자및패키징학회지
• /
• 제17권3호
• /
• pp.79-84
• /
• 2010

3차원 Si 칩 패키징 공정을 위한 비아 홀(TSV: Through-Si-Via) 및 Au 시드층 형성, 전기 도금을 이용한 Cu 충전기술과 범핑 공정 단순화에 관하여 연구하였다. 비아 홀 형성을 위하여 $SF_6$ 와 $C_4F_8$ 플라즈마를 교대로 사용하는 DRIE(Deep Reactive Ion Etching) 법을 사용하여 Si 웨이퍼를 에칭하였다. 1.92 ks동안 에칭하여 직경 40 ${\mu}m$, 깊이 80 ${\mu}m$의 비아 홀을 형성하였다. 비아 홀의 옆면에는 열습식 산화법으로 $SiO_2$ 절연층을, 스퍼터링 방법으로 Ti 접합층과 Au 시드층을 형성하였다. 펄스 DC 전기도금법에 의해 비아 홀에 Cu를 충전하였으며, 1000 mA/$dm^2$ 의 정펄스 전류에서 5 s 동안, 190 mA/$dm^2$의 역펄스 조건에서 25 s 동안 인가하는 조건으로 총 57.6 ks 동안 전기도금하였다. Si 다이 상의 Cu plugs 위에 리소그라피 공정 없이 전기도금을 실시하여 Sn 범프를 형성할 수 있었으며, 심각한 결함이 없는 범프를 성공적으로 제조할 수 있었다.

• 한국결정성장학회지
• /
• 제20권1호
• /
• pp.7-11
• /
• 2010

단결정 실리콘 태양전지의 광학적 손실을 감소시키는 표면 텍스쳐링은 최종 셀의 효율을 향상시키기 위하여 매우 중요하다. 본 연구에서는 2-step texturing의 공정으로 기존의 텍스쳐링에서 이루어진 피라미드에 수 많은 sub-micrometer 사이즈의 구조를 형성시켰다. $AgNO_3$ 용액으로 웨이퍼 표면에 Ag코팅을 한 후, 그 웨이퍼를 다시 HF/$H_2O_2$ 용액으로 수십초 동안 식각을 거치게 된다. 결과적으로, 피라미드 위에 생성된 수 nm사이즈의 구조물들은 $AgNO_3$의 농도 및 식각 시간의 변화에 의해 그 크기와 굵기가 변화하는 것을 알 수 있었다. 웨이퍼의 표면이 2-step texturing에 의해 식각이 이루어지면 연잎의 거친 표면과 비슷해지고, 그 결과 평균 10% 이상의 반사율을 보이던 기존 웨이퍼에서 3% 이하의 낮은 반사율을 얻을 수 있었다. 이는 일반적인 텍스쳐링과 anti-reflection coating을 거친 웨이퍼의 반사율보다 낮은 결과이다.

• Bulletin of the Korean Chemical Society
• /
• 제32권1호
• /
• pp.263-272
• /
• 2011

Highly luminescent and monodisperse InP quantum dots (QDs) were prepared by a non-organometallic approach in a non-coordinating solvent. Fatty acids with well-defined chain lengths as the ligand, a non coordinating solvent, and a thorough degassing process are all important factors for the formation of high quality InP QDs. By varying the molar concentration of indium to ligand, QDs of different size were prepared and their absorption and emission behaviors studied. By spin-coating a colloidal solution of InP QD onto a silicon wafer, InP QD thin films were obtained. The thickness of the thin films cured at 60 and $200^{\circ}C$ were nearly identical (approximately 860 nm), whereas at $300^{\circ}C$, the thickness of the thin film was found to be 760 nm. Different contrast regions (A, B, C) were observed in the TEM images, which were found to be unreacted precursors, InP QDs, and indium-rich phases, respectively, through EDX analysis. The optical properties of the thin films were measured at three different curing temperatures (60, 200, $300^{\circ}C$), which showed a blue shift with an increase in temperature. It was proposed that this blue shift may be due to a decrease in the core diameter of the InP QD by oxidation, as confirmed by the XPS studies. Oxidation also passivates the QD surface by reducing the amount of P dangling bonds, thereby increasing luminescence intensity. The dielectric properties of the thin films were also investigated by capacitance-voltage (C-V) measurements in a metal-insulator-semiconductor (MIS) device. At 60 and $300^{\circ}C$, negative flat band shifts (${\Delta}V_{fb}$) were observed, which were explained by the presence of P dangling bonds on the InP QD surface. At $300^{\circ}C$, clockwise hysteresis was observed due to trapping and detrapping of positive charges on the thin film, which was explained by proposing the existence of deep energy levels due to the indium-rich phases.

• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.1-7
• /
• 1999

MCM-D 기판에 수동소자를 내장시키는 공정을 개발하였다. MCM-D 기판은 Cu/감광성 BCB를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/cu를 각각 1000$\AA$/3000$\AA$으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 um Cu를 형성하였으며, BCB 층에 신뢰성있는 비아형성을 위하여 BCB의 공정특성과 $C_2F_6$를 사용한 플라즈마 cleaning영향을 AES로 분석하였다. 이 실험에서 제작한 MCM-D 기판은 절연막과 금속배선 층이 각각 5개, 4개 층으로 구성되는데 저항은 2번째 절연막 위에 thermal evaporator 방식으로 NiCr을 600$\AA$증착하여 시트저항이 21 $\Omega$/sq가 되게 형성하였고. 인덕터는 coplanar 구조로 3, 4번째 금속배선층에 형성하였으며, 커패시터는 절연막으로 PECVD $Si_3N_4$를 900$\AA$증착한 후 1, 2번째 금속배선층에 형성하여 88nF/$\textrm {cm}^2$의 커패시턴스를 얻었다. 이 공정은 PECVD $Si_3N_4$와 thermal evaporation NiCr 공정을 이용함으로써 기존의 반도체 공정을 이용하여 MCM-D 기판에 수동소자를 안정적으로 내장시킬 수 있었다.

• 센서학회지
• /
• 제6권5호
• /
• pp.407-413
• /
• 1997

기판온도 $300^{\circ}C$에서 열증착법에 의해 p형 <100> Si 기판위에 CuPc(Copper Phthalocyanine) 결정 박막을 증착하였다. X선 회절분석으로부터 CuPc 박막은 a-축 방향으로 성장하였음을 알 수 있었다. CuPc분자들이 기판면위에 수직인 CuPc/Si박막의 광전특성을 조사하기 위하여 수직방향의 전류-전압 (I-V) 특성을 기판 Si의 특성과 비교 관찰하였다. 저항성 접촉을 위해 기판인 p형 Si위에 전극으로 Au를 증착시켰다. Au/Si 접합에 빛을 조사한 결과 전류는 증가하지만 광기전력효과는 관찰되지 않았다. p형 반도체인 CuPc 박막과 기판 p-Si의 접합은 장벽을 형성하지 않기 때문에 빛을 조사하지 않았을 때의 I-V 특성은 저항성을 나타낸다. 빛을 조사하였을 때 CuPc/Si 접합의 증가된 광전류는 Si 웨이퍼보다 현저하게 큰 것을 알 수 있다. 따라서 CuPc 층이 600 nm 파장에서의 붉은 빛을 현저하게 흡수하여 광전류에 기여하는 다량의 광캐리어를 형성함을 알 수 있다. CuPc/Si 박막은 $J_{sc}$ (short-circuit photocurrent) $4.29\;mA/cm^{2}$와 $V_{oc}$ (open circuit photovoltage) 12 mV의 광기전력 특성을 보여준다.

• 비파괴검사학회지
• /
• 제36권1호
• /
• pp.18-26
• /
• 2016

반도체 산업은 우리나라 주력산업중 하나로 매년 꾸준한 성장세를 보이며 지속적인 성장을 하고 있다. 이러한 반도체 산업에서의 중요한 기술은 소자의 고 집적화이다. 이는 면적당 메모리 용량을 증가시키는 것으로 핵심역할을 하는 것이 바로 포토리소그래피 기술이다. 포토리소그래피란 마스크의 표면에 빛을 쬐어 생기는 그림자를 웨이퍼 상에 인쇄하는 기술이며 반도체 제조공정에서의 가장 중요한 공정이다. 이러한 공정을 통해 나온 패터닝을 분석 시에 폭과 단차의 균일성을 측정한다. 이에 따라 본 논문은 포토리소그래피 공정이 적용된 시험편 패터닝에 폭과 판 사이와의 단차를 투과형 디지털 홀로그래피를 구성하여 측정하고자 한다. 투과형 디지털 홀로그래피 간섭계를 구성하고 시험편에 임의의 9포인트를 설정하여 각 포인트를 측정하고 상용장비인 SEM (scanning electron microscopy)과 alpha step으로 측정한 결과와 비교하고자 한다. 투과형 디지털 홀로그래피는 측정시간이 타 기법에 비에 짧다는 장점과 배율렌즈를 사용하기 때문에 저 배율에서 고 배율로 변경하여 측정할 수 있는 장점을 가지고 있다. 실험 결과로부터 투과형 디지털 홀로그래피가 포토 리소그래피가 적용된 패터닝 측정에 유용한 기술임을 확인할 수 있었다.

• 보존과학회지
• /
• 제37권2호
• /
• pp.167-178
• /
• 2021

개화기 한국 근대사연구의 중요한 자료인 1971년에 출판된 2,866페이지에 달하는 『유길준 전서(兪吉濬全書)』 1질(5권)의 자료보존과 효율적인 공유를 위하여 해당 자료의 조사와 구입, 보존상태 조사, 자료의 물리적 보존, 자료의 상태와 내용 보존을 위한 전자문서화 작업까지의 과정을 정리하여 소개한다. 출판된 지 50년이 경과한 현대 인쇄물에서 문서의 변색(變色)과 경화(硬化), 부스러짐, 파손 등의 열화 및 손상 정도를 이미지분석을 통하여 정량화하고 손상영역의 가시화를 시도하였다. 사용된 종이의 재질, 표면상태, 광선에 노출된 정도, 보관환경에 따라 열화 및 손상 정도가 크게 의존하는 것이 관찰되었다. 유길준 전서 제1권에 수록된 『서유견문(西遊見聞)』의 전자문서화된 이미지와 다른 웹사이트에서 제공하는 이미지와의 비교를 통하여 이미지 촬영 당시의 보존상태의 비교, 고찰 및 이미지의 가공유무에 대한 판단이 가능함을 예시하였다. 본 연구를 통해서 전자문서화가 완료된 자료의 효과적인 보존과 학술연구자료로 공유하는 방법을 고려하면서 부딪치게 된 현실적인 문제에 관해서도 정리하였다.

• 마이크로전자및패키징학회지
• /
• 제29권1호
• /
• pp.49-54
• /
• 2022

반도체 Si 웨이퍼 Cu 배선을 제작하는데 사용하는 submicron 크기의 다마신 패턴의 구리 도금공정을 동일한 조건의 유기첨가제 및 전류밀도 조건을 사용하여 PCB 금속배선에 사용되는 수십 micron 크기의 패턴 도금에 적용하였다. PCB 패턴의 종횡비가 작아 쉽게 채워질 것으로 기대했던 것과는 달리, 이 경우 패턴 내부에 위치별 도금 두께 불균일도가 심화되는 것이 관찰되었다. 이러한 원인을 정량적으로 분석하기 위해 유동 및 전기장을 고려한 전기화학적 해석을 진행하였으며, 이를 통해 패턴 바닥부 코너에서 측벽과 바닥부의 도금에 의한 용액내 Cu²⁺ 이온의 고갈이 상대적으로 패턴 상부보다 빠르게 일어나는 것이 확인되었다. 이는 Cu²⁺ 이온의 확산계수가 2.65×10^-10 m²/s 로 초당 16.3 ㎛정도의 평균 이동거리를 가짐으로, 이 값이 다마신 패턴에서는 충분히 커서 원활하게 패턴 내부까지 이온 공급이 이루어지나, 수십 micron 크기를 갖는 PCB 크기에서는 소진된 구리이온을 보충해 주기 위해 충분한 시간이 필요하기 때문인 것으로 확인되었다. 구리 이온을 충분히 공급해 주기 위해 전류밀도를 낮춰 Cu²⁺ 이온이 확산할 수 있는 충분한 시간을 할애해 줌으로써 두께 균일도가 향상되는 것을 알 수 있었다.