• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.169-170
• /
• 2007

기존 사용되어온 절연막인 $SiO_2$ 의 절연특성이 신호의 간섭 등의 문제가 있어서 절연특성을 좋게 하기 위해 낮은 유전상수와 비결정질의 절연막을 요구하고 있다. 본 연구에서는 혼합된 OTS solution으로 처리된 $SiO_2$ 절연막이 OTS 함유량 증가에 따른 전기적인 특성을 조사하였다. 전압-전류 특성 곡선에 의한 누설전류 증가랑이 OTS 함유량 증가에 따라 비례적으로 증가하지 않았으며 0.7% 처리 농도에서 누설전류가 가장 적게 나타났다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.18-22
• /
• 2006

묽은 n-octadecyltrichlorosilane를 여러 가지 비율로 섞어 만든 유기물에 따라 처리된 $SiO_2$ 절연막의 특성에 대하여 분석하고 펜타센 증착 표면에 생긴 그레인 크기 사이의 상관관계를 조사하였다. 전압-전류 특성 곡선에 의한 누설전류의 증가량이 유기물 처리 농도에 따라 비례적으로 증가하지 않았으며, 0.3 % 처리 농도에서 누설전류가 가장 작게 나타났다. 0.3 % 처리 농도의 $SiO_2$ 절연막은 유무기 복합적인 하이브리드 특성을 나타내고 있으며, 펜타센이 증착된 후 표면 사진에서 그레인 크기가 가장 작게 성장된 것을 확인하였다. 반면에 유기물 특성의 절연막 혹은 무기물 특성의 절연막 위에서 펜타신 물질이 증착후 그레인 크기는 점점 증가하였다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2006년도 춘계학술대회
• /
• pp.101-104
• /
• 2006

유기물 박막에서 누설전류의 크기는 트랜지스터의 성능과 관련된 중요한 요소이다. 일반적으로 사용되고 있는 반도체 소자에서의 절연 막으로서 $SiO_2$ 표면을 유기물로 처리하여 $SiO_2$ 박막 표면의 화학적 반응에 대하여 FTIR 분석법을 이용하여 조사하였다. $1100cm^{-1}$에서 $1570cm^{-1}$까지의 주픽에 대하여 분석한 결과, OTS처리함량에 따라서 샘플의 $Si-CH_3$ 픽의 함량이 증가하는 것을 알 수 있었으며, 0.7%의 샘플에서 급격한 변화가 일어나고 있다는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.15-19
• /
• 2007

OTFTs (Organic Thin Film Transistors)의 구동에 있어, 게이트 절연막 표면과 채널의 계면상태가 소자의 전기적 특성에 큰 영향을 미치게 된다. OTS(Octadecyltrichlorosilane)등과 같은 습식 SAM(Self Assembly Monolayer)를 이용하거나, $O_2$ Plasma와 같은 건식 표면 처리등 여러 표면 처리법에 대한 연구가 진행되고 있다. 본 논문에서는 pentacene을 진공 증착하기 전에 게이트 절연막을 $O_2$ plasma와 Ar ion beam을 이용하여 건식법으로 전처리 한 후 표면 특성을 atomic force microscope (AFM) and X-ray photoelectron spectroscopy (XPS)를 사용하여 비교 분석하였고, 각 조건으로 OTFT를 제작하여 전기적 특성을 확인하였다. Ar ion beam으로 표면처리 했을 때, $O_2$ plasma처리했을 때 보다 향상된 on/off ratio 전기적 특성을 얻을 수 있었다. 표면 세정을 위하여 $O_2$ plasma 처리시 $SiO_2$ 표면의 OH-기와 반응하여 oxide trap density가 높아지게 되고 이로 인하여 off current가 증가하는 문제가 발생한다. 불활성 가스인 Ar ion beam 처리를 할 경우 게이트 절연막의 세정 효과는 유지하면서, $O_2$ Plasma 처리했을 때 증가하게 되는 계면 trap을 억제할 수 있게 되어, mobility 특성은 동등 수준으로 유지하면서 off current를 현저하게 줄일 수 있게 되어, 결과적으로 높은 on/off ratio를 구현할 수 있다는 것을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 C
• /
• pp.455-457
• /
• 2000

In this work the electrical characteristics of organic TFTs with the semiconductor-insulator interfaces, where the gate dielectrics were treated by the two methods which are the deposition of Octadecyltrichlorosilane (OTS) on the insulator and rubbing the insulator surface. Pentacene is used as an active semiconducting layer. The semiconductor layer of pentacene was thermally evaporated in vacuum at a pressure of about $2{\times}10^{-7}$ Torr and at a deposition rate of $0.3{\AA}/sec$. Aluminum and gold were used for the gate and source/drain electrodes. OTS is used as a self-alignment layer between $SiO_2$ and pentacene. The gate dielectric surface was rubbed before pentacene is deposited on the insulator. In order to confirm the changes of the surface morphology the atomic force microscopy (AFM) was utilized. The characteristics of the fabricated TFTs are measured to clarify the effects of the surface treatment.